


ELEKTRONİK 1

Bülent ÇAKMAK

İÇERİK:

1. DİYOTLU DEVRELER
- Doğrultucu, Kırpıcı ve Kenetleme Devreleri

2. BJT (İKİ KUTUPLU) TRANSİSTÖRLER
- BJT'nin fiziksel yapısı, çalışma rejimleri ve özeğrileri
- Ortak bazlı, emiterli ve kollektörlü devreler
- BJT'nin DC kutuplanışı ve kutuplama devreleri

3. ALAN ETKİLİ (FET ve MOSFET) TRANSİSTÖRLER
- FET'in fiziksel yapısı, çalışması, özeğrileri ve eşdeğer devre
- MOSFET: Fiziksel davranışı, eşdeğer devre
- FET ve MOSFET'li kutuplama devreleri

4. KUVVETLENDİRİCİ DEVRELER (YÜKSELTEÇLER)
- BJT'nin küçük işaret eşdeğeri ve tek katlı BJT'li devrelerin AC analizi
- BJT'li tek katlı ve çok katlı kuvvetlendirici devreler
- Darlington çifti
- JFET'li ve MOSFET'li tek katlı ve çok katlı kuvvetlendiriciler

5. İŞLEMSEL YÜKSELTEÇLER (OP-AMP) VE UYGULAMALARI
- Op-Amp'ların lineer uygulamaları
- Op-Amp'ların lineer olmayan uygulamaları

6. GÜÇ KUVVETLENDİRİCİLERİ (POWER AMPLIFIERS)
- A, AB, B ve C sınıfı güç kuvvetlendiricileri

7. YÜKSELTEÇLERİN FREKANS CEVABI
- Alçak ve yüksek frekans cevabı

KAYNAKLAR

1- "Electronic Devices and Circuit Theory", Robert BOYLESTAD, Louis NASHELSKY, Prentice-Hall Int.,10th edition, 2009.

2- “Elektronik Cihazlar ve Devre Teorisi”, Robert BOYLESTAD, Louis NASHELSKY, Onuncu baskıdan çeviri, Palme Yayınevi, 2010.

3- “Elektronik Devre Elemanları ve Elektronik Devreler”, Hüseyin DEMİREL, Birsen Yayınevi, 2012.

4- "Elektronik", M. Sait TÜRKÖZ, Birsen Yayınevi, 2004.

5- “ Elektronik Devre Elemanları”, Avni MORGÜL, Papatya Yayıncılık, 2012.

6- “Elektronik Devreler”, Avni MORGÜL, Papatya Yayıncılık, 2012.

7- “Elektronik 1 - Analog Elektronik”, Hasan SELÇUK, Seçkin Yayıncılık, 2011.


8- "Microelectronic Circuits", Adel S. SEDRA, Kenneth C. SMITH, 4th ed., Oxford University Press, 1997.

9- A. Faruk BAKAN, Analog Elektronik Ders Notları

10- www.silisyum.net

BÖLÜM 1: DİYOTLU DEVRELER

HATIRLATMA: p-n eklemini oluşturan n ve p tipi yarıiletken bölgelere elektrotlar bağlanarak oluşturulan iki elektrotlu yarıiletken yapıya diyot denir. Diyot devre elemanın sembolü Şekil 1.1'de gösterilmiştir. Şekilde anot p-tipi ve katot ise n-tipi yarıiletken bölgeye bağlanmıştır. Diyot iletim yönünde kutuplandığı zaman anot katoda göre pozitif olacaktır. Tıkama durumunda ise tersi olacaktır. İletim yönünde akan akım, gerilimle birlikte eklemin kesitine de bağlıdır. P-n eklemi (diyot) bu özelliği ile akımı tek yönde (iletim yönünde) ileten bir yapıdır. Ters yönde ise açık devre olan bir elemandır.



Şekil 1.1. Diyotun sembolü

Diyot (p-n eklemi) yukarıda da açıklandığı gibi iletim ya da tıkama yönünde kutuplanabilir. Diyottan akan akım büyük değerlere çıkmadığı zaman diyota uygulanan gerilimle (V) akım (I) arasında aşağıdaki bağıntı vardır ve bu bağıntı diyot denklemi olarak adlandırılır.

$$I = I_o(e^{V/V_T} - 1)$$

Burada I_o diyotun doyma akımı, V_T ısıl gerilim olarak adlandırılır. Isıl gerilim sıcaklığa bağlı olan bir büyüklüktür ve şu eşitlikle verilir:


$$V_T = \frac{kT}{q}$$

Bu bağıntıda T, Kelvin cinsinden sıcaklık olup k değeri, 1.38×10^{-23} J/K olan Boltzman sabitidir. q ise elektron yüküdür (1.6×10^{-19} C). Diyot denklemi iletim ve tıkama yönünde kutuplama için geçerlidir. Tıkama yönünde gerilim uygulanınca V gerilimi negatif olacaktır. $V_T << |V|$ olduğundan üstel terim 1'e göre çok küçük olur ve tıkama yönü akımı yaklaşık I_o olacaktır yani diyot denklemi $I=I_o$ olacaktır.

İletim yönünde ise V/V_T oranı 1'den çok büyük olduğundan bu durumda iletim yönü akımı yaklaşık $I = I_o(e^{V/V_T})$ olacaktır.

2. Diyotun gerilim-akım eğrisi

Diyotun iletim veya tıkama durumundaki tepkesini gösteren gerilim ve akım eğrisi -diyot denkleminden faydalanarak- Şekil 1.2'de gösteriliyor. İletim yönünde V_γ eşik gerilimine (daha önce bahsedilen p-n eklemindeki temas gerilimi) kadar akım akmadığı görülmektedir, işte bu akım **eşik akımı (threshold current)** olarak adlandırılır.



Şekil 1.2 Diyotun Akım-Gerilim (I-V) Karakteristiği

Gerilim, V_γ değerine ulaştığında (Si diyot için bu değer 0.4-0.5 V civarındadır) diyot akımı algılabilir değerleri almaya başlar ve diyot denklemine uygun olarak üstel bir şekilde artar. Diyotun uçları arasındaki gerilim akım çok büyük değerlere çıkmadığı zaman büyük ölçüde değişmeyecektir. Diyot gerilimi, belirtilen akım değerlerinde p-n ekleminde olduğu gibi 0.6-0.7 V arasında bir değer alacaktır.

Diyottan büyük akımlar aktığında eklemle elektrotlar arası yarıiletken bölgelerin dirençlerindeki gerilim düşümü nedeniyle anot-katot arası gerilim 1 V veya biraz daha büyük olabilir. Yarıiletken bölgelerdeki gerilim düşümü, ekleme düşen gerilim değerini diyota uygulanan gerilimden daha düşük değerli kılacaktır. Bu nedenle deneysel akım değeri, teorik değerden küçük olmaktadır.


Tıkama yönünde diyot denkleminin $I=I_o$'a dönüştüğünü söylemiştik. Bu durum Şekil 2.2'de tıkama yönünde gösteriliyor. **Şekilde gösterilen belverme gerilimini şu şekilde izah edebiliriz:** Diyotu tıkama yönünde kutupladığımızda anot negatif, katot ise pozitif olacak şekilde bir V gerilimi uygulanacaktır (tıkama yönünde kutuplanmış p-n eklemi). Tıkama yönünde V geriliminin değeri artırılırsa eklemde oluşan elektriksel alanın şiddeti de büyüyecektir. Geçiş bölgesi genişliği 1 μm mertebesindedir. Bu nedenle V gerilimi çok büyük değerleri almadığı zaman bile elektriksel alan şiddeti büyük değerlere çıkabilecektir (**E=V/d**).

Sonuçta artan elektrik alanı geçiş bölgesi içinde taşıyıcıların hızını artıracak ve hızları artan bu taşıyıcılar kinetik enerjilerini bağ oluşturan elektronlara aktaracaktır. Katkı atom yoğunluğuna bağlı olarak çarpma ve kuvvet uygulanması sonucu kovalent bağların kopması olayı meydana gelir. Bağlardan ayrılan elektronlar hızlanarak başla valans bandlarına çarparlar ve elektron koparırlar. Böylece geçiş bölgesi içinde zincirleme olarak taşıyıcı yük sayısı artar. Bu olaya **çığ veya zener olayı** denir ve diyot (p-n eklemi) tıkama yönünde kutuplanmasına karşın akım, çok büyük değerlere çıkabilir (gerilim çok az değiştiği halde). Akımın çok yüksek değerlere çıkmasına diyotun belvermesi (breakdown) ve bu gerilim değerine de belverme gerilimi (V_{BR}) denir.

3. Diyotlu devreler: Kırpıcılar, doğrultucular, kenetleme devreleri

3.1 Kırpıcılar (Clippers)


Bazı elektronik devrelerin girişlerine sadece pozitif ya da negatif sinyallerin verilmesi gerekebilir. Bazı devrelerin girişlerine ise sabit genlikte sinyaller verilmesi gerekebilir. O zaman giriş sinyali, devreye verilmeden önce uygun kırpıcıdan geçirilmelidir. Sadece pozitif ya da negatif sinyalleri geçiren kırpıcılar çıkışında kondansatörü olmayan bir yarım dalga doğrultucudan ibarettir. Bunlara ilişkin örnekler Şekil 1.3'de verilmiştir.



Şekil 1.3 Kırpıcı diyot devreleri

Devrenin girişine sabit genlikte bir sinyal uygulamak gerekirse Şekil 2.23'de verilen örnek devre kullanılabilir. Hatırlayacağınız gibi aslında diyotların iletime geçebilmeleri için üzerlerindeki voltajın belli bir değerin üzerine çıkması gerekmekteydi. İletime geçen diyotun üzerindeki voltaj sabit kalmaktadır. Bu özellik kullanılarak giriş sinyalleri diyotların açma voltajları ile sınırlandırılır. Bu devrenin en önemli uygulaması FM alıcılardaki kırpıcı (LIMITER) devresidir (Şekil 1.4).

Limiter devresi:




Şekil 1.4 Limiter devresi


Diyotlu Kırpıcı Devreler ile İlgili Örnek Problemler

ÖRNEK 1:

Devre 1'in girişine 10 V (tepe-tepe) kare dalga uygulanıyor. Buna göre, V_0 – t değişimini elde ediniz.




Devre 1




ÇÖZÜM 1:

V_i=5 V için diyot açık devredir (tıkama):




Vo= 3 V

V_i= -5 V için diyot iletimdedir:




V_0= -5 + 0,6 = -4.4 V




ÖRNEK 2:

Devre 2'nin girişine 15 V (tepe-tepe) sinüs dalga uygulanıyor. Buna göre, V_0 – t değişimini elde ediniz.



ÇÖZÜM 2:



V_i = 7,5 V için D1 ON D2 OFF

Bu durumda; $V_0 = 5 + 0,6 = 5,6$ V

Pozitif alternans $V_i > 5,6$ V için 5,6 V'da kırpılır.

$V_i < 5,6$ V için D1 OFF olduğundan $V_0 = V_i$ olur.

V_i = -7,5 V için D1 OFF ve D2 ON


Bu durumda; $V_0 = 1 - 0,6 = 0,4$ V

$V_i < 0,4$ V için D1 ON olduğundan $V_0 = 0,4$ V olur.

ÇALIŞMA SORUSU: Devre 2'nin girişine tepeden tepeye gerilimi 10 V olan kare dalga uygulanırsa çıkışın zamana göre değişimi nasıl olur, alt alta çiziniz?

ÖRNEK 3:


Aşağıdaki devrenin girişine **a)** Vi=30.Sin(wt) V ve **b)** Tepe-tepe genliği 30 V olan kare dalga uygulandığı zaman Vo-t değişimini çiziniz.



ÇÖZÜM 3:

Aşağıdaki devrenin girişine **a)** Vi=30.Sin(wt) V ve **b)** Tepe-tepe genliği 30 V olan kare dalga uygulandığı zaman Vo-t değişimini çiziniz.

a)



$V_i < 10$ V için Diyot OFF


$V_0 = 0$ V

$10 \leq V_i \leq 30$ V için D ➔ ON

$V_0 = V_i - 10 = 20 \sin(wt)$

$V_i < 0$ V için D ➔ OFF

b)



$V_0 = 0$ V


$V_i = 15$ V için D ➔ ON

$V_0 = 5$ V


$V_i = -15$ V için D ➔ OFF ve $V_0 = 0$ V

ÖRNEK 4:

Aşağıdaki devrenin girişine Vi=20.Sin(wt) V uygulandığına göre Vo-t değişimini çiziniz.



ÇÖZÜM 4:



$V_i > 5 \sin(wt)$ için Diyot ON


$V_0 = 5$ V

$V_i \leq 5 \sin(wt)$ için Diyot OFF

$V_0 = V_i$


ÇALIŞMA SORUSU:

Aşağıdaki devrenin girişine Vi=40.Sin(wt) V uygulandığına göre Vo-t değişimini çiziniz.



ÇALIŞMA SORUSU:

Aşağıdaki devrede; a) Vi=15.Sin(wt), $V_{D1}=V_{D2}=0.6$ V, $R_{D1}=R_{D2}=0$ Ω ve b) Vi=Tepe-tepe genliği 20 V olan kare dalga, $V_{D1}=V_{D2}=0$ V, $R_{D1}=R_{D2}=20$ Ω olduğuna göre Vo-t değişimini çiziniz.



3.2 Doğrultucular (Rectifiers)

Bir elektronik devrenin veya elektromekanik bir sistemin işlevini yerine getirebilmesi için doğru gerilim (DC) kaynaklarına ihtiyaç vardır. Küçük güçlü elektronik cihazlar için pil veya batarya bu ihtiyacı karşılayabilir. Öte yandan cihaz için gereken güç arttıkça batarya kullanmak ekonomik olmadığı gibi ancak kısa bir süre için mümkün olabilmektedir (dijital kamera veya dizüstü bilgisayarlarda olduğu gibi). Bu gibi durumlarda gereken DC gerilimin alternatif şebeke geriliminden sağlanması yoluna gidilir. İşte, ortalaması sıfır olan alternatif bir işaretten ortalama değeri olan bir değişim elde etmeye doğrultma, doğrultma işlemini gerçekleştiren devrelere de doğrultucular (redresör) denir. Doğru Akım Güç Kaynaklarının (DC Power Supply) önemli bir kısmını doğrultucular oluşturmaktadır.

Özetle, doğrultucular alternatif akımı, örneğin şehir şebekesini doğru akıma çevirmeye yarar. Kullanım yerleri olarak, elektronik devrelerin DC ihtiyaçlarını karşılamak yada güç kaynaklarının ön devresi olmalarını söyleyebiliriz.


Doğrultucuların üç tipi vardır.

- Yarım dalga doğrultucu
- Tam dalga doğrultucu
- Köprü Doğrultucu

Yarım Dalga (tek yollu) Doğrultucu:

Bir diyottan akım geçebilmesi için anodunun katoduna göre pozitif olması gerekmektedir.


Şekil 1.5'de bir yarım dalga (tek yollu) doğrultucu görülmektedir. Tek yollu doğrultucu alternatif olarak değişen işaretin sadece bir alternansından yararlanarak doğrultma yapan düzendir. Devrenin girişinde şehir şebeke gerilimini istenilen değere düşürmek için transformatör kullanılır.



Şekil 1.5 Yarım dalga (tek yollu) doğrultucu

Doğrultucunun a ve b uçları arasına alternatif bir gerilim uygulayalım. Şekil 2.24'de görüldüğü gibi, t_1 ve t_2 zamanları arasında a ucu b ucuna göre pozitif, t_2 ve t_3 zamanları arasında a ucu b ucuna göre negatif olur. t_1 ve t_2 zamanları arasında a ucu pozitif olduğu için diyotun anodu katoduna göre pozitif olur ve diyot üzerinden (dolayısıyla R_L üzerinden) akım akar. t_2 ve t_3 zamanları arasında a ucu b ucuna göre daha negatif olacağı için diyotun da anodu katoduna göre daha negatif olur ve diyot akım geçirmez.

Diyotların eşik gerilimi hesaba katıldığında:




Bu işaretin ortalama değeri:

$$V_{DC} = \frac{1}{2\pi}\int_0^{2\pi} V(wt)dt = \frac{1}{2\pi}\int_0^{\pi} V_m \sin wtdt$$

$$V_{DC} = \frac{V_m}{\pi} = \frac{V_m - V_{DO}}{\pi}$$

Tek yollu doğrultucu ile alternatif işaretten ortalama değeri olan bir gerilim değişimi elde edilmesine karşın bu işaret DC'den çok uzaktır. Yani genliği zamana göre değişiyor yani kısmen AC tanımına uyuyor. Fakat, dikkat edilecek olunursa genliği hep pozitif olarak değişiyor. Doğrultma işlemini tam olarak gerçekleştirmek için devrenin çıkışına, (Şekil 1.6) yük direncine paralel olarak bir kondansatör koyalım.



Şekil 1.6 Kondansatörlü tek yollu doğrultucu


Diyottan akım geçtiği zamanlarda yani t_1 ve t_2 zamanları arasında geçen akım hem R_L yükünü beslediği gibi aynı zamanda C kondansatörünü de doldurur. Diyottan akım geçmeyen t_2 ve t_3 zamanları arasında kondansatör üzerinde biriken yük yavaş yavaş R_L yükü üzerinden boşalır. Başka bir değişle t_2 ve t_3 zamanları arasında R_L yükünü besleme işini kondansatör üstlenir. Bu şekilde devremizin çıkışındaki dalga şekli Şekil 1.7'deki gibi olur.



Şekil 1.7 Kondansatörlü tek yollu doğrultucu dalga şekli


Tam Dalga (iki yollu) Doğrultucu:

Alternatif işaretin iki yarı periyodundan da yararlanılarak yapılan doğrultmaya tam dalga doğrultma denir. Bu işi iki türlü gerçekleştirmek mümkündür. İlkinde çift sekonder sargılı bir trafo kullanma zorunluluğu vardır (**Şekil 1.8**). İkincide ise dört diyottan (diyot köprüsü) oluşan yapıya ihtiyaç vardır.



Şekil 1.8 Tam dalga (çift yollu) doğrultucu


$$V_{ort} = V_{DC} = \frac{2(V_m - V_D)}{\pi}$$



Şekil 1.9 Çift yollu doğrultucu için gerilim dalga biçimleri

Köprü Doğrultucular


Köprü Doğrultucu aslında Tam Dalga Doğrultucu özelliğinde olup sadece giriş gerilim kaynağı Tam Dalga Doğrultucu gibi ortası sıfırlı olmayıp, tek bir AC kaynak ile beslenmektedir. Şekil 2.31'de Köprü Doğrultucu görülmektedir.



Şekil 1.10 Köprü doğrultucu


Köprü Diyotlar dört ayrı diyot ile yapılabileceği gibi dört diyotun birleştirilmiş şekli ile de piyasada satılmaktadır.

Şekil 1.10'daki devrenin girişine (e-f uçları arasına) bir alternatif gerilim uygulayalım. t_1 zamanından itibaren pozitif yönde yükselmeye başlayan giriş gerilimi, a ucunu pozitif b ucunu da negatif yapacaktır.




Şekil 1.11 Pozitif alternansta devrede akım akışı

t_2 zamanında sıfır volt değerine düşen giriş gerilimi hemen negatif yönde yükselmeye başlayacaktır. t_2 zamanından itibaren negatif yönde yükselmeye başlayan giriş gerilimi, a ucunu negatif b ucunu da pozitif yapacaktır.




Şekil 1.12 Negatif alternansta devrede akım akışı



Şekil 1.13 Köprü doğrultucu için daha gerçekçi gerilim dalga biçimleri

Çıkış geriliminin doğru akım (DC) şeklinde olabilmesi için yük direncine paralel bir kondansatör koyarsak çıkış dalga şekli ve devre Şekil 1.14'deki gibi olur.




$$V_{ort} = V_{DC} = \frac{2(V_m - 2V_D)}{\pi}$$

Şekil 1.14 Kondansatörlü köprü doğrultucu

3.3 Kenetleme (Clamp) devreleri

Kenetleyici bir AC sinyali farklı bir DC seviyesine çıkarıp kenetleyen yani hep orada kalmasını sağlayan devredir. Şimdi birkaç kenetleme devresi inceleyelim:


Örnek 1:



Şekil 1.15 Kenetleme devresine bir örnek

Örnek 2:


Şekil 2.36'da gösterilen devredeki diyodun yönünü ters çevirerek çıkış gerilimini pozitif yöne kaydırabiliriz. Böyle bir devrenin şekli Şekil 2.37'de gösterilmektedir.



Şekil 1.16 Kenetleme devresine bir örnek

Örnek 3:

Kenetleme devreleri ilk bakışta pek bir işe yaramaz gibi görülse de özellikle fazla güç istemeyen fakat yüksek gerilim gerektiren yerlerde, ya da trafo kullanmadan bir AC gerilimin negatif yada pozitif olarak arttırılması istenen yerlerde öncelikli olarak kullanılır. Bir örnek verecek olursak, renkli TV'lerde ekran için 25 kV gibi bir gerilime ihtiyaç vardır. Bu gerilimi eski siyah beyaz TV'lerde olduğu gibi direkt trafo ile elde etmek yerine kenetleme devreleri art arda bağlanır, en sonuna da bir yarım dalga doğrultucu bağlanarak istenilen yüksek gerilim elde edilir. Kenetleme devreleri kullanılarak yapılan bir gerilim çoğaltıcı, Şekil 1.17'de verilmiştir.



Şekil 1.17 Gerilim çoğaltıcı kenetleme devresi


BÖLÜM 2: BJT (BİPOLAR-İKİ EKLEMLİ) TRANSİSTÖR

BJT transistörlere giriş yapmadan önce transistörleri genel bir gruplandırmaya tabi tutabiliriz. Bunlar:

1- Akım kontrollü transistörler : BJT (Bijunction/İki eklemli) transistörler


2- Gerilim kontrollü ya da alan etkili transistörler (Field Effect Transistors/FET)

- Jonksiyon FET (JFET)
- Metal Oksit Yarıiletken FET (MOSFET)



BJT'ye Giriş:

İlk transistör 1947 yılında Bell laboratuvarlarında (A.B.D) Bardeen, Shockley ve Brattain tarafından keşfedildi. Bulunan bu transistör günümüzde kullanılandan farklı olarak Şekil 2.1'de (o yıllarda keşfedilen gerçek transistör fotoğrafı) görüldüğü gibi nokta temaslı transistördü.



Şekil 2.1. İlk nokta-kontak transistör, polyester üçgenin kenarları boyunca ince bir altın folyoya (yaprağa) sahipti. Folyo, üçgenin tepesinde bir yarığa sahipti ve fotoğrafın tepesinde bulunan metal bir parça ile bir germanyum parçasına preslenmişti (AT&T Bell laboratuvarlarında elde edilmiştir).

Bugün nokta temaslı transistörler, yapımlarının zor ve gürültülerinin yüksek oluşu nedeniyle kullanılmamaktadır. **1949 yılında Shockley ilk olarak eklemli transistörün teorisini verdi ve gerçekleştirdi.** Transistörün bulunması ile elektronik çok büyük bir atağa geçerek birçok cihazın (bilgisayar, radyo vs.) taşınabilir hale gelmesini ve boyut olarak inanılmaz ölçüde küçülmesini sağlamıştır.

INVENTORS OF TRANSISTORS

BJTs



Dr. Shockley Born: London, England, 1910
PhD Harvard, 1936

Dr. Bardeen Born: Madison, Wisconsin, 1908
PhD Princeton, 1936

Dr. Brattain Born: Amoy, China, 1902
PhD University of Minnesota, 1928

FETs



1. J. E. Lilenfeild Patented FET on January 28, 1930

3. William Shockley and team at Bell Labs
Invented JFET in 1947



2. Oskar Heil

4. Dawon Kahng and Martin Atalla in 1959


Invented MOSFET which superseded JFET and had a profound effect on digital electronic development

RECORDED WITH SCREENCAST MATIC

12:41 AM
21/05/2016

2.1 BJT'NIN YAPISI VE ÇALIŞMASI

Jonksiyonlu (eklemli) transistörler iki eklemli ve üç bölgeli (elektrotlu) yarıiletken elektronik devre elemanlarıdır. Yarıiletken bölgelerden ortada kalan, tip olarak diğer yarıiletken bölgelerden farklıdır. Bu durumda yarıiletken bölgelerin sıralanışına göre npn ve pnp olmak üzere iki değişik transistör yapısı ortaya çıkacaktır. Şekil 2.2'de bu yapılar gösterilmektedir. Kullanılış biçimleri adlandırılırken giriş ve çıkış arasında ortak kullanılan elektrot esas alınır. Bazın ortak kullanıldığı durum **ortak bazlı devre**, emetörün ortak kullanıldığı durum **ortak emiterli devre** ve kollektörün ortak kullanıldığı durum ise **ortak kollektörlü devre** olarak adlandırılır.




www.silisyum.net
www.silisyum.net

Şekil 2.2 NPN ve PNP transistörlerin gösterilişi


Transistör baz ve emiter uçlarına verilen küçük çaptaki akımlarla kollektör ile emiter uçları arasından geçen akımları kontrol ederler. Baz ile emiter arasına verilen akımın yaklaşık %1 'i beyz üzerinden geri kalanı ise kollektör üzerinden devresini tamamlar. **Transistörler genel olarak yükseltme işlemi yaparlar**.

Transistör içinde oluşan eklemler, yapılarını oluşturan yarıiletken bölgelerle adlandırılırlar. Bu durumda emiterle baz arasında kalan eklem emetör-baz (B-E) eklemi, kollektörle baz arasında kalan eklem ise kollektör-baz (C-B) eklemi adını alır. Transistör kuvvetlendirici olarak kullanıldığında Şekil 2.3'de gösterildiği gibi B-E eklemi iletim yönünde, C-B eklemi ise tıkama yönünde kutuplanır.



Şekil 2.3 Transistörlerin kutuplanışı, akım ve gerilimlerin yönü

2.2 Transistörün yükseltme etkisi



Aşağıdaki ortak bazlı devre kullanılarak transistörün yükseltme etkisi açıklanabilir. Ortak bazlı devrede giriş direnci 10 ile 100 ohm arasında, çıkış direnci ise 100 kΩ ile 1 MΩ arasında değişmektedir.

$$I = \frac{V_i}{R_i} = \frac{200 \times 10^{-3}}{20} = 10 \text{ mA}$$

buluruz. Bu noktada $\alpha = 1$ ($I_C = I_E$) kabul edersek,

$$I_L = I = 10 \text{ mA}$$

ve

$$V_L = I_L R$$
$$= (10 \times 10^{-3})(5 \times 10^{+3})$$
$$= 50 \text{ V}$$

Gerilim yükseltme

$$A_v = \frac{V_L}{V_i} = \frac{50}{200 \times 10^{-3}} = 250$$


olur.


Ortak bazlı devrede tipik gerilim yükseltme değerleri 50 ile 300 arasında değişmektedir. Akım yükseltme oranı (I_C/I_E), ortak bazlı devre için 1'in altındadır. Temel yükseltme işlemi, bir I akımını bir alçak direnç devresinden yüksek direnç devresine transfer ederek gerçekleştirilmektedir. Bu terimlerin İngilizce karşılıklarının tek bir terimde birleştirilmesi ile transiztör kelimesi türetilmiştir; yani

Transfer + resistör ⟶ **Transistör**

2.3 Ortak bazlı BJT

Şekil 3.4'de ortak bazlı transistör için kutuplama ile akım ve gerilim yönleri gösterilmiştir. Burada bazın kutuplama gerilimi ile ilgili tipik bir durum var. Baz'a V_{EB} kaynağının negatif kutbu, V_{CB} (veya V_{BC}) kaynağının ise pozitif kutbu bağlanmıştır. Bu durumda baz kutuplama gerilimi ne olacaktır? Yukarıda belirtildiği gibi, B-E eklemi iletimde olduğu için V_{EB} kaynağının negatif kutbu etken olacaktır. Yani bazın kutuplama gerilimi negatiftir. NPN transistör için de benzer şekilde düşünülür.





Şekil 2.4. Ortak bazlı transistörün kutuplanışı, akım ve gerilimlerin yönü

Şekil 2.4'de gösterildiği gibi ortak bazlı devrede emetör bölgesi katkı yoğunluğu baz bölgesine göre çok büyüktür. B-E eklemi iletim yönünde kutuplandığından I_E emetör akımının büyük bir kısmı difüzyonla emetörden baza geçen boşluklar tarafından oluşturulacaktır (I_{pE}). Bazdan emetöre geçen baz bölgesi çoğunluk taşıyıcılarının oluşturduğu akım da I_{nE} ile gösteriliyor. Bu durumda,

$$I_E = I_{pE} + I_{nE}$$

Baz bölgesine geçen boşlukların az bir kısmı elektronlarla birleşerek valans bağ oluştururlar. Elektronlarla birleşerek yok olan boşluklara karşılık gelen akım I_{pB} ile gösteriliyor. Baz dar ve katkı yoğunluğu çok küçük olduğundan baza geçen emetör bölgesi çoğunluk taşıyıcılarının büyük bir kısmı C-B eklemine ulaşır ve bu akım I_{pC} ile gösteriliyor. I_{pC}'nin değeri hemen hemen I_{pE} akımına eşit olur, çünkü baz genişliği emetör bölgesi çoğunluk taşıyıcılarının difüzyon yolu yanında çok küçüktür.

C-B eklemi tıkama yönünde kutuplandığından azınlık taşıyıcılara karşılık gelen I_{CO} tıkama yönü akımı da akar. Bu durumda,


$$I_C = I_{pC} + I_{CO}$$

Yukarıda verilen ortak bazlı devre için:

E-B uçları giriş uçları olup girişe ilişkin büyüklükler: V_{EB} ve I_E

C-B uçları çıkış uçları olup çıkışa ilişkin büyüklükler: V_{CB} ve I_C

Transistörlerin özelliklerini **GİRİŞ**, GEÇİŞ ve **ÇIKIŞ** özeğrileri ile belirtmek mümkündür. Ortak bazlı kullanım için giriş özeğrileri I_E - V_{EB} arasında tanımlanır ve parametre olarak V_{CB} gerilimi kullanılır. Çıkış özeğrileri ise I_C - V_{CB} arasında tanımlanır. Çıkış özeğrilerinde çoğunlukla parametre olarak I_E akımı alınmaktadır. Çıkış ve giriş özeğrileri PNP transistör için elde edilmiş olup Şekil 2.5'de gösterilmektedir.



Şekil 2.5 Ortak bazlı transistörün çıkış (I_C-V_{CB}) ve giriş özeğrileri (I_E-V_{EB})

Transistorün kollektör ve emiter akımları arasında tanımlanan büyük işaret akım kazancı:

$$\alpha_f = \frac{I_{pC}}{I_E} = \frac{I_C - I_{CO}}{I_E}$$

α_f'in değeri, I_{CO} çok küçük olduğu için 1'e çok yakındır (~0.99-0.995)

Formülden: $I_C = \alpha_f I_E + I_{CO}$


Düğüm noktasından: $I_E = I_C + I_B$ yukarıdaki denklemde yerine konursa:

$$I_C = \alpha_f I_E + I_{CO} \rightarrow \boxed{I_C = \frac{\alpha_f I_B}{1-\alpha_f} + \frac{I_{CO}}{1-\alpha_f}}$$ **Denklem 1**

Böylece kollektör akımı baz akımı cinsinden bulunmuş olur.

Yukarıdaki denklemden de görüldüğü gibi I_C kollektör akımı V_{CB} geriliminden bağımsızdır (bu durumda çıkış özeğrileri yatay doğrular olur) ve $V_{CB}=0$ olsa dahi I_C akmaktadır. I_C'nin sıfır olabilmesi için C-B eklemi iletim yönünde 0.2-0.3 V kadar bir gerilimle kutuplanmalıdır.

Kesim bölgesinde, hem kollektör hem de emetör eklemi ters yönde kutuplanmıştır. Bu da ihmal edilebilir bir I_C akımının akmasına neden olur. I_E=0 A iken I_C=I_{CO} (ters doyma akımı) olur (Şekil 2.6).



Şekil 2.6 I_E=0 A iken I_C=I_{CBO}=I_{CO} (NPN için)


Doyma bölgesinde ise kollektör ve emiter eklemleri ileri yönde kutuplanmıştır. Bu da, V_{CB}'deki küçük değişikliklere karşılık I_C'de üstel değişimlere neden olmaktadır.

Giriş özeğrisinde görüldüğü gibi, ki diyot karakteristiğine benzemektedir, V_{CB}=sabit iken V_{EB} arttıkça I_E de artmaktadır. V_{CB} arttığı zaman, aynı akımı sağlayacak şekilde V_{EB} geriliminin azalmasına neden olmaktadır.

V_{EB}≈0.7 V (DC çalışmada ileri kutuplamalı B-E eklemi için).

2.4 Ortak emiterli BJT

Emiterin hem giriş hem çıkış uçlarında ortak olması nedeniyle bu düzenlemeye ortak emiterli devre denir. NPN ve PNP ortak emiterli transistör yapıları Şekil 2.7'de gösteriliyor.




Şekil 2.7 NPN ve PNP ortak emiterli transistör yapıları için akım ve gerilim yönleri

Ortak emiterli transistörler için;

Giriş büyüklükleri: V_{BE} ve I_B (V_{CE} parametre)

Çıkış büyüklükleri: V_{CE} ve I_C (I_B parametre)


Şekil 2.8'de ortak emiterli devre için giriş ve çıkış karakteristikleri gösterilmektedir.



Şekil 2.8 Ortak emiterli transistörün çıkış (I_C-V_{CE}) ve giriş özeğrileri (I_B-V_{BE})

Çıkış özeğrisinde de görüldüğü gibi I_B akımı μA'ler mertebesinde iken I_C, mA'ler mertebesindedir. Ayrıca, I_B eğrileri ortak bazlı devrede I_E için elde edilen eğriler kadar yatay değildir. Yani V_{CE} gerilimi I_C'nin büyüklüğünü etkilemektedir. Bu olaya **early olayı** denilmektedir.

Early olayı, Şekil 2.9'da gösteriliyor.



Şekil 2.9 Early olayı

I_B eğrilerinin uzantılarının V_{CE} eksenini kestiği noktadaki **$-V_A$ gerilimi early gerilimi** olarak adlandırılır. Eğriden,

$$I_C = \beta_f . I_B$$ elde edilir.

β parametresi V_{CE}'den bağımsız olarak alındığında I_B eğrileri için yatay doğrular elde edilir. Fakat I_C akımı V_{CE} ile değiştiği için β_f, eğimi $1/V_A$ olan doğrular olur.

Ortak emiterli devrenin iletimde olduğu bölge, V_{CE} doyma noktasındaki düşey kesik çizginin sağında ve I_B=0 eğrisinin üstünde kalan bölgedir ve **aktif bölge** olarak adlandırılır. Transistör bu bölgede çalıştırıldığı zaman gerilim, akım ve güç yükseltmesi sağlanır. V_{CE} doyma noktasının solundaki bölgeye ise **doyma bölgesi** denir.

Ortak emiterli devrede kesim bölgesi ortak bazlı devredeki kadar iyi tanımlanmamıştır. I_B=0 iken I_C sıfır değildir. Ortak bazlı devrede giriş akımı I_E=0 A iken I_C=I_{CBO}=I_{CO} idi ve dolayısıyla I_E=0 eğrisi ve gerilim ekseni pratik açıdan aynı idi. **Ortak emiterli devrede ise giriş akımı I_B=0 A iken I_C akımı yüksek olmaktadır, neden?**


Denklem 1 kullanılarak: $$I_C = \frac{\alpha_f I_B}{1-\alpha_f} + \frac{I_{CO}}{1-\alpha_f}$$

I_B=0 A iken, $$I_C = \frac{I_{CO}}{1-\alpha_f}$$

α_f =0.996 için;

$$I_C = \frac{I_{CO}}{1-0.996} = \mathbf{250\ I_{CO} = 250\ I_{CBO}}$$

I_C akımının ters doyum akımının 250 katı olması, I_B eğrisinin düşey doğrultudaki sapmasını açıklamaktadır. I_B=0 A iken transistör kesimde olduğundan, I_C akımı aşağıdaki Şekil 2.10'da da görüldüğü gibi I_{CEO} alınabilir.



$$I_{CEO} = \frac{I_{CO}}{1-\alpha} = \frac{I_{CBO}}{1-\alpha}$$, I_B=0 A iken

Şekil 2.10 I_B=0 A iken ortak emiterli devre

Tekrar çıkış eğrisine (I_C-V_{CE}) dönecek olursak, doyma bölgesinde V_{CE}=0 V için C-B eklemi ve B-E eklemi aynı yönde aynı gerilimle kutuplandığından V_{CB}=-V_{BE}'dir. Bu durumda CB ekleminden akan akım sıfırdır. V_{CE}'nin değeri artırıldığında C-B eklemine uygulanan iletim yönü akımı azalacaktır. Bu durumda, I_C artacaktır. I_C sınırlanmadığı taktirde C-B eklemi bel vererek (diyotlarda olduğu gibi) transistörün bozulmasına neden olur. V_{CE} gerilimi bel vermeye neden olmayacak bir değerde olmalıdır. $V_{CE} \geq V_{BE}$ için transistör normal çalışma (aktif bölge) bölgesinde olacaktır.

2.4.1 Ortak emiterli devrede akım kazancı:

Ortak bazlı devrenin ileri akım transfer oranı için (akım kazancı için) α sembolü kullanılmıştı. Ortak emiterli devrede (sabit V_{CE} geriliminde), ileri yönde akım yükseltme faktörü, β sembolü ile gösterilecektir. Bu durumda,

$$\beta = \beta_{DC} = \frac{I_C}{I_B} \Rightarrow \quad I_B = \frac{I_C}{\beta}$$ ..... Denklem 2

β ile α arasındaki ilişkiyi bulmak için:

$$\alpha = \frac{I_C}{I_E} \Rightarrow I_E = \frac{I_C}{\alpha}$$ ..... Denklem 3

$$I_E = I_C + I_B$$ ..... Denklem 4

Denklem 2 ve 3, denklem 4'de yerine konursa:

$$\beta = \frac{\alpha}{1-\alpha}$$

Bir bilgisayarın mantık devrelerinde transistör anahtar olarak kullanılır. Bu durumda transistörün iki çalışma bölgesi olacaktır; kesim ve doyum. Kesimde I_B=0 A'dır ve dolayısıyla I_C=I_{CBO} olacaktır.

ÖRNEK: Ortak emiterli devrede V_{CE}=10 V, I_C=3 mA için $\beta_{DC,}$ α, I_{CEO} ve I_{CBO} değerlerini bulunuz.

ÇÖZÜM: V_{CE}=10 V ve I_C=3 mA'in kesişme noktasında I_B=25 μA bulunur.

$$\beta = \beta_{DC} = \frac{I_C}{I_B} = \frac{3.10^{-3}}{25.10^{-6}} = 120$$


$$\beta = \frac{\alpha}{1-\alpha} \Rightarrow \alpha = \frac{\beta}{\beta+1} = \frac{120}{121} = 0.992$$

V_{CE}=10 V ve I_B=0 μA'in kesişme noktasından I_{CEO}=0.3 mA bulunur.

$$I_{CEO} = (\beta+1)I_{CBO} \Rightarrow I_{CBO} = \frac{I_{CEO}}{(\beta+1)} = \frac{0.3mA}{120} = 2.5\mu A$$

2.5 Ortak kollektörlü BJT


Ortak kollektörlü devrede kollektör ucu giriş ve çıkış uçları için ortak uçlardır (Şekil 3.11).



Şekil 2.11 Ortak kollektörlü devre (PNP ve NPN transistörler için)

Ortak kollektörlü devre, ortak baz ve emiterli devrelerin aksine, yüksek giriş empedansını düşük çıkış empedansına çevirmektedir. Yani ortak kollektörlü devre empedans uydurma amacıyla kullanılmaktadır.

Empedans uydurma amacıyla kullanılan ortak kollektörlü devrenin pratikte uygulama devresi, Şekil 2.12'de gösterilmektedir.



Şekil 2.12 Empedans uydurma amacıyla kullanılan ortak kollektörlü devre

Pratik açıdan ortak kollektörlü devrenin çıkış karakteristikleri ortak emiterli ile aynıdır.

Çıkış karakteristiği: I_E-V_{CE} (I_B parametre). Bu nedenle I_B akımı her iki devrede de giriş akımıdır. Ortak kollektörlü devrenin giriş devresine ilişkin gerekli bilgiyi elde etmek için ortak emiter karakteristiği yeterlidir. Yapılması gereken tek şey Şekil 2.12'de okla gösterilen çevre etrafında Kirşof gerilim yasasını uygulayarak uygun matematiksel işlemleri gerçekleştirmektir.

2.6 Transistör maksimum anma değerleri:


Standart transistör bilgi sayfalarında en az üç maksimum anma değeri görülecektir:

Kollektör güç kaybı (P_{Cmax}), kollektör gerilimi (V_{CE}) ve kollektör akımı (I_C).

Ortak emiterli devre için çıkış karakteristiğinden max. anma değerleri (**Şekil 2.13):**

P_{Cmax}=30 mW, V_{CEmax}=20 V ve I_{Cmax}=6 mA.

P_{Cmax}, yaklaşık olarak transistörde harcanan max. güç olarak düşünülebilir (I_B, I_C yanında ihmal edilerek).



Şekil 2.13. Ortak emiterli devrede max. anma değerleri

Bu transistörün kullanıldığı sistem tasarımlarında, **max güç eğrisinin üstünde kalan bölgede çalışılmaması gerekir**. Transistör yükseltme amaçlı kullanıldığı zaman kesim ve doyma bölgelerinde çalıştırılmaması gerekir.

Ortak emiterli devre için:

Bu formül ile belirlenen doğrusal olmayan eğri (maksimum güç eğrisi ya da hiperbolü) **Şekil 2.13'de** gösterilmiştir. Eğri, çeşitli V_{CE} (veya I_C) değerleri seçilerek ve diğer değişken de yukarıdaki denklem vasıtasıyla hesaplanarak elde ediliyor.

Örneğin, V_{CE}=10 V'ta,

V_{CE}=5 V için I_C= 6 mA


V_{CE}=20 V için I_C=1.5 mA

Transistörde harcanabilecek güç, ortam sıcaklığına, eklem sıcaklığına ve ısının eklemden ortama yayılma özelliğine bağlıdır. Büyük güç değerlerinde transistörün yüzeyi ısının yayılması için yeterli olmaz. Böyle durumlarda ısının ortama yayılması için soğutucu yüzeylerin kullanılması gerekir.

Örneğin, 2N 1711 güç transistörü için β_{DC}=20 olup, I_{CBO}=0.01 A (25 ^oC'de) iken bu değer 150 ^oC'de 10 A'e çıkmaktadır.

2.7 Transistör üretimi


Bugün eklemli transistörlerin yapımı, tümdevre teknolojisinde kullanılan planar tekniği ve difüzyonla katkılama ile gerçekleştirilmektedir. Planar tekniği kullanılarak gerçeklenen bir transistörden alınan şematik kesit Şekil 3.14'de gösterilmektedir.



Şekil 2.14. Planar tekniği ile üretilen transistörden alınan şematik kesit


Planar tekniğinde çeşitli maskeler kullanılarak emiter, baz ve kollektör bölgelerinin istenilen biçimde katkılanması sağlanabilmektedir. Sonunda emiter ve diğer yarıiletken bölgeler üzerine alüminyum kaplanarak dış bağlantı uçları olan elektrotlara elektriksel bağlantı sağlanır.

Mekanik olarak çok dayanıksız olan yarıiletken kıymık (wafer) üzerindeki transistörü korumak amacıyla kılıf kullanılır. Kılıf olarak plastik malzeme ya da metal yüzeyler kullanılabilmektedir. Kılıflanmış bazı transistör biçimleri Şekil 2.15'de verilmiştir.




Şekil 2.15 Bazı transistör kılıf biçimleri

Aşağıdaki şekilde bir transistörün kılıfı ve uçlarının tanımı (soldaki şekil) ile Fairchild marka bir transistörün iç yapısı gösterilmektedir.



2.8 Transistör Kutuplama (Öngerilimleme) Devreleri

Transistörlerin gerilim/akım yükseltme veya kontrol (açma-kapama) elemanları olarak kullanılabilmesi için transistörün önce kutuplanması (ön gerilimlenmesi) gerekir. **Kutuplamanın genel nedeni, transitörü açık (çalışır) duruma getirmektir ve özelde transistörü, çıkış karakteristiğinin en doğrusal bölgesinde çalıştırmaktır.** Transistör kuvvetlendirici olarak kullanıldığında elektrotlarından akım akar ve elektrotlar arasında gerilimler oluşur. Gerilim ve akım değerleri, çıkış özeğrileri üzerinde çalışma noktası (sükunet veya Q-noktası) denilen bir nokta belirler (Şekil 2.17). Q-noktası I_C, I_B ve V_{CE} ile belirlenir. V_{BE} gerilimi silisyum transistörler için 0.6 V kadardır. Çalışma bölgesi, söz konusu transistörün akım veya gerilim yönünden maksimum sınırlar içindeki alandır. Şekil 3.17'de gösterildiği gibi, transistör Imax, Vmax ve Pmax ile belirtilen maksimum sınırların altındaki B, C ve D gibi Q çalışma noktalarında çalıştırılır.



Şekil 2.17 Transistörün çeşitli çalışma noktaları

BJT’nin aktif, kesim ve doyum bölgelerindeki çalışması şu şekilde sağlanır:

Aktif (doğrusal) bölgede çalışma: B-E eklemi ileri (V_{BE}=0.6-0.7 V) ve C-B eklemi tıkama yönünde kutuplanmalıdır.


Kesim bölgesinde çalışma: B-E ters kutuplanmalıdır. Bu durum, transistörün artık iletmediği durumdur.

Doyum bölgesinde çalışma: B-E ve C-B eklemleri ileri kutuplanmalıdır. Bu durumda, transistör üzerindeki gerilim (V_{CE}) mümkün olduğu kadar küçükken dış devreye bağlı olarak transistörden geçen akımın (I_C) sınır veya doyum değerine ulaştığı durumdur.

2.8.1 Sabit kutuplamalı (ön gerilimlemeli) devre


Şekil 2.18'de gösterilen sabit kutuplamalı devre, DC kutuplama incelemesinde oldukça doğrudan ve basit bir başlangıç noktası sağlamaktadır.

Transistörün çıkış elektrodu (kollektör) besleme gerilimine (V_{CC}) doğrudan bağlandığından, V_{CC} ile kollektör arasına direnç bağlanmalıdır.



Şekil 2.18 Sabit kutuplamalı (ön gerilimli) devre

Bu devrenin kutuplanması B-E ve C-B DC kutuplama çevre denklemleri ayrı ayrı ele alınarak analiz edilebilir. B-E ve C-B çevreleri Şekil 3.19'da gösterilmektedir.



Şekil 2.19 (a) Baz-emiter çevresi, (b) Kollektör-emiter çevresi

B-E çevresinden:


$$I_B = \frac{V_{CC} - V_{BE}}{R_B}$$

C-B çevresinden:

$$V_{CC} - I_C R_C - V_{CE} = 0$$

$$\Rightarrow \quad V_{CE} = V_{CC} - I_C R_C$$

ÖRNEK: Aşağıdaki devrenin DC kutuplama (öngerilimleme) gerilim ve akımlarını bulunuz.



ÇÖZÜM:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} = \frac{(12 - 0.7)}{240\ k\Omega} = 47.08\ \mu A$$

$$I_C = \beta . I_B = 50(47.08\ \mu A) = 2.35\ mA$$

$$V_{CE} = V_{CC} - I_C R_C = 12 - (2.35\ mA)(2.2\ k\Omega) = 6.83\ V$$

DEVRE ÇÖZÜMLERİNDE DİKKAT EDİLECEK HUSUS:

$I_C = \beta I_B$ ve $V_{CE} = V_{CC} - I_C R_C$ denklemleri transistör aktif bölgede çalıştığı sürece doğrudur. I_C akımı V_{CC}/R_C'den küçük olduğu sürece transistör aktif bölgede kutuplanmış olacaktır. Yani

$$I_C < \frac{V_{CC}}{R_C}$$ olmalıdır. Neden?

Çünkü,

$$V_{CE} = V_{CC} - I_C R_C \Rightarrow I_C = \frac{V_{CC} - V_{CE}}{R_C}$$

Doyumda, $V_{CE} \approx 0$ olduğundan, $I_C = \frac{V_{CC}}{R_C}$ elde edilir.


Fakat $V_{CE} > 0$ olduğu zaman $I_C < \frac{V_{CC}}{R_C}$ olacaktır.

Sonuç olarak hesap yaparken, transistörün doyum bölgesinde çalışıp çalışmadığını kontrol etmek gerekir. Yani, transistörün doğrusal bölgesinde izin verilen I_{Cmax} değeri aşılıyorsa transistör doyum bölgesinde çalışıyor demektir. Bu durumda;

$$I_C \cong \frac{V_{CC}}{R_C}$$, V_{CE}=0 V


2.8.2 Emiter dirençli DC kutuplama devresi


Daha kararlı bir kutuplama sağlamak için emiter ucuna bir direnç bağlanır (Şekil 2.20).



Şekil 2.20. Emiter dirençli DC kutuplama devresi

Bu devrenin kutuplanması B-E ve C-B DC kutuplama çevre denklemleri ayrı ayrı ele alınarak analiz edilebilir. B-E ve C-B çevreleri aşağıda gösterilmektedir.





Baz-emiter çevresi

$$I_E = I_B + I_C = (1+\beta)I_B$$

$$V_{CC} - I_B R_B - V_{BE} - (\beta+1)I_B R_E = 0$$

$$\Rightarrow \quad I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta+1)R_E}$$

Kollektör-emiter çevresi

$$I_E \cong I_C$$


$$V_{CC} - I_C R_C - V_{CE} - I_E R_E = 0$$

$$\Rightarrow \quad V_{CE} = V_{CC} - I_C(R_C + R_E)$$

$$V_E = I_E R_E \cong I_C R_E$$

$$V_C = V_{CC} - I_C R_C$$

ÖRNEK: Aşağıdaki emiter dirençli kutuplama devresindeki kutuplama akımlarını (I_B, I_C, I_E) ve kutuplama gerilimini (V_{CE}) bulunuz.



ÇÖZÜM:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} = \frac{20 - 0.7}{430k\Omega + 101(1k\Omega)} = \frac{19.3}{531k\Omega} = 36.35$$

$$I_C = \beta I_B = 100(36.35\,\mu A) = 3.635\,mA \cong I_E$$

$$V_{CE} = V_{CC} - I_C(R_C + R_E) = 20 - 3.635\,mA(2k + 1k) = 9.1$$

SORU:

a) Yukarıdaki devrede V_C=5 V'luk gerilim elde etmek için kollektör direncini (R_C) bulunuz.

b) V_{CE}=5.4 V olması için R_E direnci ne olmalıdır?

<u>AÇIKLAMA:</u> EMİTER UCUNA R_E DİRENCİ BAĞLAMAKLA KUTUPLAMA KARARLIĞI NASIL ARTIRILIYOR?

<u>R_E direnci olmayan</u> sabit kutuplamalı devrede β=50 ve β=100 değerleri için şu değerler elde ediliyor:

β'daki %100'lük artış I_C'de iki katlık bir artışa ve V_{CE} geriliminde ise azalmaya neden oluyor. Yani doyuma gittikçe yaklaşılmaktadır.

Aynı β değerleri için <u>R_E dirençli devrede</u>:

β	I_B (μA)	I_C (mA)	V_{CE} (V)
50	40.12	2.01	13.97
100	36.35	3.635	9.095

β, 50'den 100'e çıktığı zaman I_B azalıyor; bu da I_C akımını korumaya yardımcı oluyor. Görüldüğü gibi R_E direnci olmayan durumda I_C iki katına çıkarken, R_E dirençli devrede bu değişim çok daha az oluyor. V_{CE}'deki değişim de doyuma neden olmayacak seviyededir.

Atatürk Üniversitesi
Mühendislik Fakültesi
Elektrik-Elektronik Müh. Böl.


Analog Elektronik
Vize Sınavı
11 Kasım 2014
Süre: 60 dk.

Numara : **Ad Soyad :**


Soru 1. (40 puan)

a) (20 puan) Şekil 1(a) devresinde V_i=10.Sinwt V. V_{RL}-t değişimini çiziniz ve devrenin işlevini belirtiniz. Diyotlar idealdir. $R_1 = R_L = 100\ \Omega$

b) (20 puan) Şekil 1(b) devresinde V_i=15.Sinwt V iken ve V_i=±20 V iken (kare dalga) Vo-t değişimini çiziniz. D diyotu idealdir. **NOT:** Her iki şık için eşdeğer devreler çizilecektir.




Şekil 1(a)



Şekil 1(b)

Soru 2. (40 puan)



Yandaki BJT'li kutuplama devresinde V_B=4 V'luk gerilim transistörün bazı ile toprak arasındaki gerilimdir. V_{BE}=0.7 V olduğuna göre;

a) (30 p) DC çalışmada Q noktasını (I_B, I_C, V_{CE}) ve çalışma bölgesini belirleyiniz.

b) (10 p) Devrenin DC akım kazancını (β) hesaplayınız.

Soru 3: (20 puan)

a) Aşağıdaki diyot türlerinden hangisi çıkışından sabit gerilim elde etmek için kullanılır?
i) Tünel diyot ii) Kapasite diyot iii) LED diyot iv) Zener diyot

b) İdeal olan diyotun tıkama durumu için aşağıdakilerden hangisi doğrudur?
R_D: Diyot direnci, I_0: Diyot ters doyum akımı
i) $R_D=\infty$, $I_0=\infty$ ii) $R_D=0$, $I_0=\infty$ iii) $R_D=\infty$, $I_0=0$ iv) $R_D=0$, $I_0=0$


c) Ters kutuplama gerilimi uygulanan ve ışığı elektrik akımına çeviren diyot türü hangisidir?
i) Tünel diyot ii) Fotovoltaik diyot iii) Fotodiyot iv) LED diyot

d) BJT transistörü doyum bölgesinde çalıştırmak için eklem bölgeleri ne şekilde kutuplanır?
i) BE iletim/CB iletim ii) BE tıkama/CB tıkama iii) BE iletim/CB tıkama iv) CB iletim/CE iletim

BAŞARILAR


2.8.3 Geribeslemeli kutuplama devresi


Çalışma noktasının h_{FE} (β)'ye bağımlılığını azaltmak ve ısıl kararlığı iyileştirmek amacıyla Şekil 2.22'de verilen geribeslemeli kutuplama devresi de kullanılabilir.



Şekil 2.22. Gerilim geribeslemeli kutuplama devresi

Bu devrenin kutuplanması B-E ve C-B DC kutuplama çevre denklemleri ayrı ayrı ele alınarak analiz edilebilir.





Baz-emiter çevresi

$$I_C' = I_C + I_B = (1+\beta) I_B = I_E$$

$$V_{CC} - I_C' R_C - I_B R_B - V_{BE} - I_E R_E = 0$$

I_C', denklemde yerine konularak

$$V_{CC} - (\beta+1) I_B R_C - I_B R_B - V_{BE} - (\beta+1) I_B R_E = 0$$

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta+1)(R_C R_E)}$$

Kollektör-Emiter çevresi


$$V_{CC} - I_C' R_C - V_{CE} - I_E R_E = 0$$

I_C', denklemde yerine konularak

$$V_{CE} = V_{CC} - I_E (R_C + R_E)$$


2.8.4 β'dan bağımsız baz bölücülü kutuplama devresi

Önceki kutuplama devrelerinde kollektörün kutuplama akım ve gerilim değerleri transistörün akım kazancına (β) bağlıydı. Ancak β değeri Si transistörlerde sıcaklığa karşı duyarlıdır ve ayrıca β'nın anma değeri iyi tanımlanmış olmadığından transistörün β'dan bağımsız bir DC kutuplama devresi ile tasarlanması gerekebilecektir. Şekil 2.24'deki baz bölücü kutuplama devresi bu şartları sağlamaktadır.



Şekil 2.24 β'dan bağımsız baz bölücü kutuplama devresi

Devrenin baz tarafında Thevenin eşdeğeri alınırsa, Şekil 3.25'de görülen devre elde edilir.



$$R_{BB} = \frac{R_{B1}R_{B2}}{R_{B1} + R_{B2}}$$

$$V_{BB} = \frac{R_{B2}}{R_{B1} + R_{B2}} V_{CC}$$

$$V_E = V_B - V_{BE}$$

$$I_E = \frac{V_E}{R_E}$$

$$I_C \cong I_E$$

$$V_{R_C} = I_C R_C$$

Şekil 2.25. Baz bölücü devrenin Thevenin eşdeğeri kullanılarak analizi

Toprağa göre ölçülen kollektör gerilimi:

$$V_C = V_{CC} - V_{R_C} = V_{CC} - I_C R_C$$

Baz tarafındaki çevreden:

$$-V_{BB} + R_{BB} I_B + V_{BE} + I_E R_E = 0$$

$$\Rightarrow I_B = \frac{V_{BB} - V_{BE}}{R_{BB} + (1+\beta) R_E}$$

Kollektör tarafındaki çevreden:

$$V_{CE} = V_C - V_E$$

$$V_{CE} = V_{CC} - I_C R_C - I_E R_E$$

ÖRNEK:

Yukarıdaki devrede R_{B1}=39 kΩ R_{B2}=3.9kΩ, V_{CC}=22V R_C=10kΩ, R_E=1.5kΩ ve β=140 ise I_B ,I_C ve V_{CE}= ?

$$V_{BB} = \frac{R_{B2}}{R_{B1} + R_{B2}} V_{CC} = \frac{3.9\ \text{k}\Omega}{39\ \text{k}\Omega + 3.9\ \text{k}\Omega}(22\ \text{V}) = 2\ \text{V}$$

$$R_{BB} = \frac{R_{B1} R_{B2}}{R_{B1} + R_{B2}} = \frac{39\ \text{k}\Omega \cdot 3.9\ \text{k}\Omega}{39\ \text{k}\Omega + 3.9\ \text{k}\Omega} = 3.55\ \text{k}\Omega$$

$$I_B = \frac{V_{BB} - V_{BE}}{R_{BB} + (\beta + 1)R_E} = \frac{2\ \text{V} - 0.7\ \text{V}}{3.55\ \text{k}\Omega + 141\ (1.5\ \text{k}\Omega)} = 6.05\ \mu\text{A}$$

$$I_C = \beta I_B = 140(6.05\ \mu\text{A}) = 0.85\ \textbf{mA} \cong I_E$$

$$V_{CE} = V_{CC} - I_C(R_C + R_E) = 22\ \text{V} - 0.85\ \text{mA}(10\ \text{k}\Omega + 1.5\ \text{k}\Omega)$$

$$= 22\ \text{V} - 9.8\ \text{V} = 12.2\ \textbf{V}$$

SORU:

Şekil 3.24'deki devrede β değeri kullanıldığı halde nasıl oluyor da β'dan bağımsız kutuplama devresi olarak isimlendiriliyor?

CEVAP:

Hesaplamalar, yukarıdaki örnekte β=140 için yapılmıştı. Aşağıdaki tabloda β=140 ve β=70 için elde edilen değerler veriliyor.

β	$I_C(mA)$	$V_{CE}(V)$
140	0.85	12.2
70	0.83	12.46

Burada β'daki % 100'lük bir değişime karşılık, I_C'nin V_{CE} ön gerilim(kutuplama) gerilimini çok iyi korumasından dolayı, V_{CE}'de % 3'den daha az bir değişim gözlenmektedir.

Baz bölücü devre doyum bölgesinde kutuplanmışsa, $V_{CEdoy} \approx 0$ V olacak ve $I_{Cdoy} = \dfrac{V_{CC}}{R_C + R_E}$ olarak elde edilecektir.

Hesaplamalardan elde edilen $I_C < I_{Cdoy}$ olduğu sürece, denklemlerdeki DC kutuplama hesapları geçerlidir ve transistör aktif bölgede çalışıyor kabul edilir.


2.8.5 Kompanzasyonlu Kutuplama Devresi

Kollektör akımının sıcaklık katsayısının düşürülmesi için yani devrede daha küçük sıcaklık katsayıları olsun istendiğinde özellikleri sıcaklığa bağlı kompanzasyon elemanlarının kullanılması gerekir. Sıcaklık katsayısını azaltmak için R_{B1} (R_1) ve R_{B2} (R_2) dirençleri yerine, direnci sıcaklıkla değişen elemanlar kullanmak çözüm biçimlerinden biri olabilir. Direnci sıcaklıkla belli bir biçimde değişen elemanlara **termistör** denir.

Yukarıdaki baz bölücü kutuplama devresinde R_{B2} direnci yerine negatif katsayılı termistör (NTC) bağlamakla sorun bir ölçüde giderilebilir.

Termistör ile sıcaklık katsayısı azaltılan bir devre Şekil 2.26'da gösteriliyor. R_1 direnci, değeri sıcaklık arttıkça azalan bir dirençtir (NTC).

R_1'in sıcaklık katsayısı negatif olduğundan, V_B'nin sıcaklıkla azalacağı açıktır.



I_B, I_1 ve I_2 yanında ihmal edilirse:

$$V_B \cong V_{CC} \cdot \frac{R_1}{R_1 + R_2} = V_{CC} \cdot \frac{1}{1 + \frac{R_2}{R_1}}$$


R1'in sıcaklık katsayısı negatif olduğundan,

V_B'nin sıcaklıkla azalacağı açıktır.

Şekil 2.26. Termistör kullanılarak çalışma noktasının ısıl kararlılığının artırılması.

Şekil 2.26'daki devrede R_{B1} (R_2) direnci yerine pozitif katsayılı termistör (PTC) bağlanarak da k sıcaklık katsayısını azaltmak mümkündür. Bununla birlikte istenilen değerde ve özelliği sıcaklıkla uygun biçimde değişen termistör bulunması zorluğu ve termistör kullanımına tüm devre teknolojisinin uygun olmaması nedeniyle tümdevre yapılarında sıcaklık kompanzasyonu için diyotlardan faydalanılır.

Transistörle aynı yarıiletkenden yapılmış diyot(lar), Şekil 2.27'de görüldüğü gibi devreye bağlandığında **sıcaklık kompanzasyonu** yapılabilir. Diyot iletim yönünde kutuplandığında uçları arasında V_B geriliminin sıcaklıkla değişim katsayısı, V_{BE} geriliminin katsayısı ile aynıdır. Bu katsayı (k_D) aşağıdaki formül ile verilir:



$$k_D \cong \frac{\Delta V_D}{\Delta T} = -2.5 \text{ mV/}^{o}\text{C}$$

Şekil 2.27. Diyotlu kompanzasyonlu kutuplama devresi

Yani, diyotun geçirme yönü gerilimi, sıcaklık arttıkça yaklaşık olarak -2.5 mV/^{o}C'luk bir eğilimle azaldığından B noktasının gerilimi sıcaklık arttıkça azalacaktır.


Gerçekte I_C, sıcaklıkla artma özelliğine sahip olduğundan V_B'nin azalması I_C'deki artmayı bir ölçüde karşılayacak, yani devrenin ısıl kararlığını iyileştirecektir. Devrede tek diyot kullanılsaydı, I_C'deki artmanın sadece V_{BE}'nin bağımlılığından olan kısmı karşılanacaktı. I_{CBO} ve β (h_{FE})'nin sıcaklıkla artmalarından ileri gelen I_C yükselmesini de karşılayabilmek için birden fazla diyot kullanılmıştır.

T (^{o}C)	**I_{CO} (nA)**	**β**	**V_{BE} (V)**
-65	$0.2x10^{-3}$	20	0.85
25	0.1	50	0.65
100	20	80	0.48
175	$3.3x10^{3}$	120	0.3

Tipik bir silisyum transistöre ilişkin parametreler:

2.9 GRAFİK OLARAK DC KUTUPLAMA (ÖNGERİLİM) ANALİZİ

Transistörlü devrenin Q çalışma noktasını grafiksel olarak bulmak için ortak emiterli devredeki çıkış karakteristiğini (I_C-V_{CE} değişimi) kullanabiliriz.



Yandaki devrenin kollektör tarafındaki çevreden:

$$V_{CE} = V_{CC} - I_C(R_C + R_E)$$

$$I_C = \frac{V_{CC}}{R_C + R_E} - \frac{V_{CE}}{R_C + R_E}$$

$$I_C = \underbrace{\frac{-1}{R_C + R_E}}_{m} \cdot V_{CE} + \underbrace{\frac{V_{CC}}{R_C + R_E}}_{b}$$

$$y = m \cdot x + b$$


$$m = -\frac{1}{R_C + R_E} : slope$$

Y eksenini kestiği nokta: $b = \dfrac{V_{CC}}{R_C + R_E}$

Yukarıdaki denklemde I_C=0 konulursa: V_{CE}=V_{CC}

V_{CE}=0 konulursa: I_C=V_{CC}/(R_C+R_E)

Bu noktalar çıkış eğrisinde birleştiği zaman DC yük doğrusu (Şekil 2.28) elde edilir. Yük doğrusu yalnızca V_{CC}, R_C ve R_E değerlerine bağlıdır.




Şekil 2.28 Q çalışma noktasını elde etmek için transistörün kollektör karakteristikleri ve DC yük doğrusunun kullanılması

Devrenin Q çalışma (sükunet) noktasını bulmak için I_B akımından faydalanılır. Örneğin yukarıdaki grafikte I_B=30 μA için Q çalışma noktası ve karşılık gelen I_C ve V_{CE} gerilimleri gösterilmiştir.

ÖRNEK:

Aşağıdaki devrenin Q-noktasını kollektör karakteristiğinden yararlanarak bulunuz.



ÇÖZÜM:

Şekil 2.28'deki yük doğrusundan:

Bu DC yük doğrusu, I_C ekseni üzerindeki $\dfrac{V_{CC}}{R_C + R_E} = \dfrac{20\text{ V}}{1.2\text{ k}\Omega + 0.62\text{ k}\Omega} \cong 11\text{ mA}$

noktasından V_{CE} ekseni üzerindeki V_{CC}=20 V noktasına bir doğru çizilerek elde edilir.


$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E}$$


$$= \frac{(20 - 0.7)\text{ V}}{510\text{ k}\Omega + 201(0.62\text{ k}\Omega)} = 30.4\ \mu\text{A}$$


Devrenin DC yük doğrusunun I_B=30 μA'lik doğrusuyla kesiştiği nokta Q çalışma noktasıdır. Bu durumda V_{CEQ}=10 V ve I_{CQ}=5.5 mA bulunur.

TRANSİSTÖRÜN ANAHTAR OLARAK KULLANILIŞI

Aşağıdaki devrede Vi, 0-5 V aralığında bir kare dalga işareti olduğuna göre Vc çıkış geriliminin değişimini bulunuz.







BÖLÜM 3
ALAN ETKİLİ TRANSİSTÖRLER (JFET ve MOSFET)

İki eklemli transistörler (BJT), hem elektron akımı hem de boşluk akımının kullanıldığı akım kontrollü transistörlerdir. Alan etkili transistörler ise (FET) tek kutuplu elemanlardır. FET'ler n veya p kanallı olup n-kanallı FET elektron akımıyla ve p-kanallı FET ise boşluk akımıyla çalışır. Yani, **FET'ler gerilim kontrollü transistörlerdir**.


FET ve BJT arasındaki farklar şu şekilde sıralanabilir:


1. FET'in 100 MΩ civarında çok yüksek bir giriş direnci vardır; BJT'lerde ise bu değer birkaçyüz Ω civarındadır.
2. FET'ler radyasyona karşı nispeten duyarsızdır, buna karşın BJT çok duyarlıdır (özellikle β değeri çok etkilenir)
3. FET, BJT'den daha az gürültülüdür ve bundan dolayı yükselteçlerin giriş katları için daha uygundur (örneğin hi-fi FM alıcılarında yaygın olarak kullanılır).
4. FE T'ler BJT'lere göre daha yüksek ısıl kararlılığı sağlayacak şekilde çalıştırılabilir.
5. FET'lerin boyutları BJT'den daha küçüktür ve bu nedenle tümleşik devrelerde (IC) yaygın olarak kullanılır.

FET'lerin dezavantajları;


- BJT'ye göre nispeten daha küçük olan kazanç bant genişliği
- Kolayca hasar görebilmesi (statik elektrikten dolayı)

FET, 3 uçlu bir eleman olup **ya jonksiyon FET (JFET)** ya da **Metaloksit Yarıiletken FET (MOSFET)** olarak üretilmektedir. Büyük ve çok büyük (VLSI-Very Large Scale Integration: Çok geniş ölçekli integrasyon ve ULSI-UltraLarge Scale Integration: Ultrageniş ölçekli integrasyon) ölçekli entegre devreler öncelikle MOSFET transistörler kullanılarak üretilmektedir.


I_C
(Control current) I_B
BJT
I_D
FET
+
(Control voltage) V_{GS}
−


Source
Gate
Drain

Bir JFET'in fiziksel yapısı ve sembolleri Şekil 3.1'de gösterilmiştir:



Şekil 3.1 JFET'in fiziksel yapısı ve sembolü: (a) n-kanal, (b) p-kanal


Aynı tip iki yarıiletken bölge arasında kalan ve diğer ikisinden farklı olan yarıiletken bölge **kanal (p veya n kanal)** olarak adlandırılır. Kanalın iki yüzeyinde oluşturulan bölgeler elektriksel olarak birleştirilip tek elektrot olarak dışarı alınır. Tek bağlantı ucu olarak dışarı alınan elektrota **geçit (gate)** adı verilir. Kanal içerisindeki çoğunluk taşıyıcıların akım iletimi sırasında harekete başladıkları uç **kaynak (source),** çoğunluk taşıyıcıları toplayan elektrot da **savak-akaç (drain)** adını alır.

Savak-kaynak arası gerilim: V_{DS}

Geçit-kaynak arası gerilim: V_{GS}

3.1 JFET'in çalışması:

JFET'in çalışmasını sağlayan öngerilimle birlikte Şekil 4.2'de verilen JFET'i ele alalım.




Şekil 3.2. n-kanallı JFET'in kutuplanması ve çalışması

Şekil 3.2'de V_{DD} besleme gerilimi Drain-Source (D-S) arasında bir V_{DS} gerilimi oluşturarak Savak (D)'dan Kaynağa (S) doğru -elektronların akış yönünün tersi olarak- kanal içinden I_D akımının akmasını sağlar. Görüldüğü gibi Geçit (G) ile Kaynak (S) arasında bir V_{GG} besleme kaynağıyla bir $-V_{GS}$ gerilimi oluşturulmuştur. **Bu G-S gerilimi, G-S eklemini ters yönde kutuplayacağından geçitten akım akmayacaktır (I_G=0)**. Ters V_{GS} gerilimi, kanalda bir boşaltılmış bölge oluşturacaktır.


Şekil 3.3'de JFET'de boşaltılmış bölgenin oluşumu ve I_D-V_{DS} değişimi gösterilmiştir. G-S, tıkama yönünde kutuplandığından Geçitten akım akmamakta ve böylece akım kontrolü, jonksiyonda oluşan elektriksel alan değişimi ile sağlanmaktadır. Bu nedenle bu yarıiletken elemana **Alan Etkili Transistör (Field Effect Transistör-FET)** denilmiştir.


Tıkama yönünde uygulanan gerilimin belirli bir değerinde kanalın akım akan kesiti sıfır olacak ve kanal direnci sonsuz olacaktır. Bu durumda I_D=0 olacaktır. Savak akımını sıfıra düşüren V_{GS}, V_P ile gösterilen **kısılma gerilimi (pinch-off voltage)** olarak adlandırılır.



Şekil 3.3 p-n eklemindeki ters kutuplama gerilimi görüldüğü gibi her iki p bölgesi civarında bir boşaltılmış bölge oluşturur.

Aşağıdaki şekilde görüldüğü gibi V_{GS}=0 V iken V_{DD} yükseldikçe, I_D akımı da yükselmektedir. V_{DD} belli bir seviyeye ulaştığında, kanal boyunca boşaltılmış bölge tam olarak oluşur.






Bu aşamadan sonra V_{DD}'deki artış I_D akımında herhangi değişikliğe neden olmaz, I_D akımı doyuma ulaşarak sabit kalır **(Sağdaki şekil).** V_{GS}=0 V'ta görülen sabit savak akımının bu değeri, JFET'in çalışmasını tanımlamada kullanılan önemli bir parametre olup **I_{DSS}** ile gösterilir. Yani Geçit-Kaynak kısa devre iken Savak-Kaynak arasında görülen akımdır.

3.1.1 Değişik V_{GS} gerilimlerinde JFET'in çalışması:

Şekil 3.4'de n-kanallı JFET'in değişik V_{GS} değerleri için çalışma durumu gösterilmiştir. V_{GS}, 0 V'dan küçük fakat kısılma geriliminden (pinch-off voltage) daha büyük tutulursa (Şekil 3.4(a)), V_{GS} gerilimiyle ayarlanan bir Savak akımı (I_D) akar. Bu durumda geçit akımı I_G=0 olur. Çünkü, Geçit-Kaynak ekleminden akım akmayacaktır.

Geçit gerilimi O V'a ayarlandığında (Şekil 3.4(b)), Savak akımının değeri önemli bir büyüklük olmaktadır ve I_{DSS} olarak adlandırılır. Bu durumda da I_G=0'dır. Geçit-Kaynak gerilimi kısılma geriliminin ötesine yükseltildiğinde (kanalı kısmak için gereken değerden daha negatif tutulduğunda) I_D=0 ve I_G=0 olur ve JFET elemanı tümüyle kapanır (OFF konumu-Şekil 3.4(c)).




Şekil 3.4 n-kanallı JFET'in çalışması: (a) 0 V-V_p bölgesindeki V_{GS}, (b) V_{GS}=0 V, (c) V_{GS} > 0 V veya $V_{GS} \leq V_P$

3.2 JFET'in özeğrileri:


Transistörlerde olduğu gibi, elektrotlardan biri giriş ve çıkış arasında ortak kullanıldığından JFET iki kapılı bir devre gibi düşünülebilir. Kullanım biçimlerinden en yaygın olanı, kaynak (source) elektrodunun ortak alındığı durumdur. Kaynak ortak olduğunda giriş gerilimi V_{GS}'dir. Çıkış büyüklükleri, I_D savak akımı ve V_{DS} savak-kaynak gerilimidir. Savak-kaynak karakteristiği Şekil 3.5'de gösterilmektedir.

Şekil 3.5(a)'da, V_{GS}=0 V için V_{DS} artırıldıkça savak akımının (I_D) doyuma kadar arttığı görülmektedir. I_{DSS} akımında sabit kalmaktadır. Şekil 3.5(b)'de V_{GS}=-1 V için V_{DS} yükseldikçe akım doyum düzeyine kadar artar, ancak bu düzey V_{GS}=0 V'a göre daha düşüktür. Çünkü V_{GS}=-1 V'dan dolayı kısmen oluşmaya başlayan boşaltılmış bölge, savak-kaynak (I_D) akımının daha düşük düzeyinde tamamıyla oluşur.



Şekil 3.5 Savak-kaynak karakteristiği: (a) V_{GS}=0 V, (b) V_{GS}=-1 V


Farklı V_{GS} gerilimleri için, n-kanallı ve p-kanallı JFET için, savak-kaynak karakteristikleri (tüm karakteristikler) Şekil 3.6'da gösterilmektedir.



(a) **(b)**

Şekil 3.6 Savak-kaynak karakteristikleri (tüm karakteristik): (a) n-kanallı JFET için tüm karakteristik, (b) p-kanallı JFET için.

n-kanallı JFET için genel halde geçiş ve çıkış özeğrileri Şekil 3.7'de verilmektedir.




(a) **(b)**

Şekil 3.7 n-kanallı JFET'in (a) geçiş ve (b) çıkış özeğrileri.

JFET'in geçiş (transfer) karakteristiği (Şekil 3.7(a)), sabit V_{DS} gerilimi için, V_{GS} geriliminin I_D savak akımının bir fonksiyonudur. Bu eğrinin iki önemli noktası **I_{DSS} (doyma akımı) ve V_p (kısılma-pinch off gerilimi)** değerleridir.

Çıkış özeğrisinde (Şekil 3.7(b)), JFET'de V_{DS} gerilimi ile I_D akımının artış eğiliminin azaldığı değişim bölgesine **kısılma bölgesi (pinch-off regime)** denir. JFET'de I_D savak akımının V_{DS} gerilimi ile çok az değiştiği bölgeye **doyma bölgesi** denir. V_{GS}=0 V için JFET'ten doyma bölgesinde akan **I_{DSS}, doyma akımı** adını alır.


I DS
I DS
V DS SAT = V GS - V P
Linear region
Saturation region
V GS0 = 0
V GS1 < V GS0
V GS2 < V GS1
V GS3 < V GS2
V GS4 < V Vp
Saturation region
Channel off
Linear region
V GS
V P
Channel off
V DS

Geçiş özeğrisinde, I_D'nin V_p ve V_{GS}'ye bağlı denklemi:

$$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2$$

V_{GS}= O V için $I_D=I_{DSS}$

I_D=0 için $V_{GS}=V_P$

Bu formül JFET'lerde kısılma (pinch-off) bölgesi üstü için geçerlidir.

ÖRNEK: Kısılma gerilimi V_P=-4 V, savak-kaynak doyum akımı I_{DSS}=12 mA olan n-kanallı JFET'in savak akımını aşağıdaki geçit-kaynak gerilimleri için bulunuz.

(a) V_{GS}=0 V, **(b)** V_{GS}=-1.2 V, **(c)** V_{GS}=-2 V

ÇÖZÜM:


(a) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\,mA\left(1-\frac{0}{-4}\right)^2 = 12\,mA$$

(b) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\,mA\left(1-\frac{-1.2}{-4}\right)^2 = 5.88\,mA$$

(c) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\,mA\left(1-\frac{-2}{-4}\right)^2 = 3\,mA$$

3.2.1 Pratikte mevcut olan bir JFET'in karakteristik değerleri

2N5950 JFET'e ilişkin özellik bilgileri Şekil 4.8'de özetleniyor:



(a)

Mutlak maksimum anma değerleri (25° C serbest hava sıcaklığında)

Akaç-Kapı gerilimi	30 V
Ters yönde Kapı-Kaynak Gerilimi	-30 V
İleri Yönde Sürekli Kapı Akımı	10 mA
Transistör Sürekli Harcama Gücü (25°C (veya daha düşük) Serbest Hava Sıcaklığında)	360 mW
Transistör Sürekli Harcama Gücü (25°C (veya daha düşük) Bacak Sıcaklığında	500 mW
Saklama Sıcaklık Aralığı	-65°C ile 150 °C

(b)


Elektriksel karakteristikler (25°C serbest hava sıcaklığında)

	PARAMETRE	MİN.	MAKS.
BV_{GSS}	Kapı-Kaynak Kırılma Gerilimi	-30 V	
$V_{GS(kapalı)}$	Kapı-Kaynak Kapanma Gerilimi	-2.5 V	-6 V
I_{DSS}	Sıfır Geçit Geriliminde Akaç Akımı	10 ma	15 mA
$r_{ds(açık)}$	Küçük-Sinyal Akaç-Kaynak Açık-Durum Direnci		210 Ω
y_{fs}	Küçük-Sinyal Ortak-Kaynak ileri Transfer Admitansı	3.5μS	7.5 μS
y_{os}	Küçük-Sinyal Ortak-Kaynak Çıkış Admitansı		75 μS

(c)

Şekil 3.8 a) Elemanın bacakları, b) mutlak maksimum anma değerleri, c) tipik elektriksel karakteristik bilgileri.

3.3 JFET ve BJT'nin Karşılaştırması



JFET		*BJT*
$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$	$\Leftrightarrow$	$I_C = \beta I_B$
$I_D = I_S$	$\Leftrightarrow$	$I_C \cong I_E$
$I_G \cong 0$ A	$\Leftrightarrow$	$V_{BE} \cong 0.7$ V

3.3 MOSFET (Metal Oksit Yarıiletken FET)

Alan etkili transistörlerin bir çeşiti de Geçiti Yalıtılmış Alan Etkili transistördür (**Metal Oxide Semiconductor Field Effect Transistör - MOSFET**). Yani FET'lerin geçit ucu kanaldan izole edilerek oluşturulmuş şekli MOSFET'tir. Pratikte MOS transistör ya da kısaca MOS denir. MOSFET'ler yapılarına bağlı olarak iki kısma ayrılır:


a) Kanal oluşturmalı (channel enhancement) MOS,

b) Kanal ayarlamalı (channel adjustment) MOS.

Ayrıca kanalın p-tipi olması durumunda **pMOS**, kanal n-tipi olduğunda ise **nMOS** adını alır. P ve n MOS birlikte aynı wafer (kıymık) üzerinde gerçekleştirilirse elde edilen yapıya **CMOS (Complementary-birleşik/tümler MOS)** denir.

3.3.1 Kanal Oluşturmalı MOSFET:

Kanal oluşturmalı nMOSFET Şekil 3.9'da gösteriliyor.




Şekil 3.9 Kanal oluşturmalı MOSFET içinde oluşan n-kanalı

Kanal oluşmalı MOSFET'te taban (altkatman), düşük katkılanmış p-tipi yarıiletkendir. P-tipi taban içinde aşırı katkılanmış ve n ile gösterilen n-tipi yarıiletken bölgeler oluşturulmuştur. Bu bölgeler Savak (Drain) ve Kaynak (Source) elektrotlarına bağlanmıştır. Geçitle taban arasında yalıtımı sağlamak amacıyla SiO_2 tabaka oluşturulmuştur. SiO_2 tabakadan dolayı G-D ve G-S arasındaki direnç 10^{10} ile 10^{15} Ω mertebesindedir.

Bu tip MOSFET'te, Savak (D) ile Kaynak (S) arasında bir kanal yoktur. $+V_{GS}$ geriliminin uygulanması, geçitin altındaki delikleri iterek boşaltılmış bir bölge oluşturur. Geçit gerilimi yeterince pozitif olduğu zaman, tabandaki azınlık elektronları bu bölgeye çekilir ve Savak (D) ile kaynak (S) arasında bir n-kanalı oluşturulmuş olur.

Kanal oluşturmalı MOSFET karakteristiği Şekil 3.10'da gösteriliyor. Geçit altında, Savak-kanal arasında kanal oluşmasını sağlayan geçit gerilimine **eşik gerilimi V_T** denir.



(a) **(b)**

Şekil 3.10 n-kanallı kanal oluşmalı MOSFET'e ilişkin (a) geçiş ve (b) çıkış özeğrisi. I_D-V_{DS} çıkış özeğrisi JFET'lerde olduğu gibi açıklanabilir (Doyma ve kısılma bölgeleri gibi).

G-S gerilimi, V_T eşik gerilimini aşıncaya kadar I_D akımı akmayacaktır. Bu eşik değerini aşan pozitif gerilimler, artan bir savak akımına (I_D) yol açacaktır.

G-S gerilimi, V_T eşik gerilimini aşıncaya kadar I_D akımı akmayacaktır. Bu eşik değerini aşan pozitif gerilimler, artan bir savak akımına (I_D) yol açacaktır. Bu transfer karakteristiğinin denklemi:

$$I_D = K(V_{GS} - V_T)^2$$

Burada, **K=0.3 mA/V²** olup elemanın yapısına ilişkin bir değerdir.

V_{GS}=0 V için hiç savak akımı akmadığından kanal oluşturmalı bir MOSFET ile ilgili bir I_{DSS} değeri yoktur. Kanal oluşturmalı MOSFET'in çalışma aralığı kanal ayarlamalı MOSFET'ten daha kısıtlı olsa da bu eleman basit yapısı ve daha küçük boyutları dolayısıyla, VLSI ve ULSI entegre devreler için daha uygundur.

Kanal oluşturmalı MOSFET'in sembolünde, D ile S arasında başlangıçta bir kanalın olmadığını gösteren kesik çizgiler görülüyor. Altkatman ok ucu p-tipi tabanı ve n-tipi bir kanalı gösterir. P-kanal kanal oluşturmalı MOSFET'ler de üretilebilmektedir.

ÖRNEK: n-kanallı kanal oluşturmalı, eşik değeri 2.5 V olan bir MOSFET için aşağıdaki geçit-kaynak gerilimlerinde akan akaç akım değerlerini bulunuz. $K=0.3\ mA/V^2$

(a) $V_{GS} = 2.5$ V, **(b)** $V_{GS} = 4$ V, **(c)** $V_{GS} = 6$ V

ÇÖZÜM:

(a) $I_D=0.3 \times 10^{-3}(V_{GS}-V_T)^2=0.3 \times 10^{-3}(2.5-2.5)^2=0$ mA


(b) $I_D=0.3 \times 10^{-3}(V_{GS}-V_T)^2=0.3 \times 10^{-3}(4-2.5)^2=0.675$ mA

(c) $I_D=0.3 \times 10^{-3}(V_{GS}-V_T)^2=0.3 \times 10^{-3}(6-2.5)^2=3.675$ mA

ÖDEV: p-kanallı kanal oluşturmalı MOSFET'in sembolünü, geçiş ve çıkış transfer karakteristiklerini elde ederek açıklayınız.

3.3.2 Kanal Ayarlamalı MOSFET:


Bu MOSFET tipinin kanal oluşturmalı olandan farkı, geçit (G) altında düşük katkılı bir kanalın bulunmasıdır (Şekil 3.11). Hazırda kanal olması, V_G=0 V olsa da savak-kanal arasına gerilim uygulanınca savaktan akım akacağını gösterir.



Şekil 3.11 n-kanallı kanal ayarlamalı MOSFET

I_D savak akımını sıfıra düşürebilmek için geçite (kaynak n-tipi ise) negatif bir gerilim uygulanması gerekir. Buna göre nMOS'ta eşik gerilimi negatif iken, pMOS'ta pozitiftir. nMOS transistör, V_{GS} geriliminin negatif değerlerinde kanal ayarlamalı, V_{GS}'nin pozitif değerlerinde ise kanal oluşturmalı MOS gibi davranır. Geçite tabana göre negatif gerilim uygulandığında, imal edilirken oluşturulan kanal içindeki elektronlar geçit altından uzaklaşarak taban içine kayar. Kanal direnci büyüdüğünden I_D akımı azalır. Geçit geriliminin **eşik gerilimi (V_T)** olarak adlandırılan bir değerinden sonra kanal ortadan kalkar ve kanaldan akım akmaz. Geçit gerilimi pozitif olduğunda taban içindeki elektronların geçit altına yığılması ile kanal içindeki taşıyıcı yoğunluğu artacak ve kanal direnci küçülecektir. Geçit geriliminin pozitif olduğu durum, kanal oluşturmalı duruma karşılık gelmektedir.

Kanal ayarlamalı MOS'ta kanal oluşturmalı MOS'ta olduğu gibi taban (altkatman), çalışma sırasında kaynağa bağlanır. Sabit bir V_{GS} değerinde V_{DS} gerilimi değiştirilince I_D savak akımı kanal oluşturmalı MOS'ta olduğu gibi küçük V_{DS} değerleri için gerilimle doğrusal değişecek, kanalda kısılma oluşunca akımın gerilimle artış hızı azalacak ve sonunda sabit kalarak MOS doymaya girecektir. N-kanallı kanal ayarlamalı MOS'un geçiş ve çıkış karakteristikleri Şekil 3.12'de gösterilmektedir.



Şekil 3.12 n-kanallı kanal ayarlamalı MOS'un geçiş (transfer) ve çıkış özeğrileri.

ÖRNEK: Kanal ayarlamalı bir MOSFET, I_{DSS}=12 mA ve V_P=-4.5 V değerlerine sahiptir. I_D akaç akımını aşağıdaki V_{GS} gerilimleri için bulunuz.

(a) V_{GS} = 0 V, **(b)** V_{GS} = -2 V, **(c)** V_{GS} = -3 V

ÇÖZÜM:


(a) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\ mA\left(1-\frac{0}{-4.5}\right)^2 = 12\ mA$$

(b) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\ mA\left(1-\frac{-2}{-4.5}\right)^2 = 3.7\ mA$$

(c) $$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 12\ mA\left(1-\frac{-3}{-4.5}\right)^2 = 1.33\ mA$$

3.4 CMOS (Complementary-Tümler MOS)


Temel olarak sayısal (dijital) devrelerde kullanılan ve oldukça yaygın olan bir bağlantı, kanal oluşturmalı pMOS ve nMOS transistörlerini bir kıymık (wafer) üzerinde birleştiren bir bağlantıdır (Şekil 3.13).



Şekil 3.13. Temel CMOS bağlantısı (a) ve sembolik gösterimi (b)

Giriş, pMOS ve nMOS transistörlerin ortak geçitlerine bağlıdır. Pozitif bir giriş gerilimi pMOS'u kapalı (OFF), nMOS'u açık (ON) duruma getirerek çıkışta 0 V elde edilmesini sağlar. Buna karşılık, düşük değerli bir giriş gerilimi pMOS'u açık, nMOS'u kapalı duruma getirerek, çıkış gerilimini $+V_{DD}$'ye çıkaracaktır.

Giriş ve çıkış gerilimleri arasındaki ilişki Şekil 3.14'de gösterildiği gibidir.



Şekil 3.14 CMOS'un giriş çıkış ilişkisi

CMOS'lar ağırlıklı olarak sayısal devrelerde kullanılır ve besleme kaynağından çok az güç çeker ve 0 V ve +5 V'luk çıkış sağlar. Düşük güçlü entegre devrelerin çoğunluğu CMOS transistörleri ile yapılmıştır.


3.5 FET'lerin kutuplanışı (ön gerilimlenmesi)

JFET ve MOSFET'ler elektronik devrelerde kullanıldığı zaman, istenilen çalışma noktalarına getirilmeleri için BJT'lerde olduğu gibi kutuplanmaları gerekir.

3.5.1 JFET'in kutuplanışı

Bir FET elemanının DC kutuplanışı, istenilen bir savak akımının (I_D) akmasına yol açan bir V_{GS} geriliminin uygulanmasını gerektirir.

Bir n-kanallı JFET'in kutuplanışı Şekil 3.15'de gösteriliyor:



Şekil 3.15 JFET'in kendinden kutuplama devresi

Ters öngerilimli geçit-kaynak üzerinden hiç akım akmayacağından: $I_G=0$

Bu nedenle geçit gerilimi: $V_G=I_G.R_G=0$ V

Bu durumda kaynaktaki gerilim: $V_S=I_D.R_S$

Geçit-kaynak gerilimi: $V_{GS}=V_G-V_S=0$ V- $I_D.R_S$

$$\mathbf{V_{GS}=-I_D.R_S}$$


Daha önce

$$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2$$

formülü verilmişti.

Akaç-Kaynak tarafına yazılacak çevreden: $\mathbf{V_{DD}= (R_D+R_S)I_D+V_{DS}}$ elde edilir.

ÖRNEK: Yandaki kutuplama devresinde, R_G=1 MΩ, R_S=1.5 kΩ, I_{DSS}=10 mA ve V_P=-4 V. Buna göre V_{GS} ve I_D değerlerini bulunuz.



ÇÖZÜM:

Burada istenenleri bulmak için JFET'in çalışma noktasını tespit etmek gerekir.

$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$ formülünden I_D-V_{GS} geçiş eğrisini çizmek için:

	V_{GS} (V)	I_D (mA)	
	0	10	
$[0.3V_P]$	-1.2	5	$\left[\frac{I_{DSS}}{2}\right]$
$[0.5V_P]$	-2.0	2.5	$\left[\frac{I_{DSS}}{4}\right]$
$[V_P]$	-4.0	0	


V_{GS}=-I_D.R_S'den

$I_D = 0$ için: $V_{GS} = (0)R_S = 0$ V

$V_{GS} = V_P$ için: $I_D = \frac{-V_P}{R_S}$ = 2.67

I_D (mA)	V_{GS} (V)
0	0
2.67	-4

Bu küçük tablodan **kendinden ön gerilim doğrusu** **(Şekil 3.16'da kalın siyah çizgi)** elde edilir.



Şekil 3.16 JFET transfer karakteristiği ve kendinden ön gerilim doğrusu

Transfer eğrisi ve kendinden öngerilim doğrusunun kesişme noktasındaki değerler:

V_{GSQ}=-2.4 V ve I_{DQ}=1.6 mA

ÖRNEK: I_D=1.6 mA ve R_D=6.2 kΩ, V_{DD}=24 V için yukarıdaki kutuplama devresindeki V_{DS} öngerilim değerini bulunuz.

$$\mathbf{V_{DD}= (R_D+R_S)I_D+V_{DS} \rightarrow V_{DS} =V_{DD} -(R_D+R_S)I_D =24-(1.5+6.2)x1.6 \rightarrow V_{DS}=11.68\ V}$$

ÖDEV: Aynı devrede, $I_{DSS}/2$ ve $I_{DSS}/4$ savak akımları için DC kutuplamayı sağlayacak R_S direncinin değerini bulunuz. (Transfer eğrisi ve kendinden öngerilim doğrusundan yararlanılacaktır).


NOT: JFET'ler için BJT'lerde olduğu gibi gerilim bölücü ile de kutuplama yapılabilmektedir. Gerilim bölücü devrenin kutuplamada kullanılmasını MOS'lar üzerinde inceliyeceğiz.

3.6 MOS'un kutuplanışı

MOS günümüzde tümdevre teknolojisinde çok kullanılmasına rağmen ayrık olarak daha çok güç elektroniği devrelerinde kullanılmaktadır.

A- n-kanallı kanal ayarlamalı MOSFET için kutuplama devresi:

Bu tür MOS'un kutuplama devresi, baz bölücü kutuplama devresinden faydalanarak oluşturulabilir (Şekil 3.17).



Şekil 3.17 n-kanal MOS'un baz bölücü kutuplama devresi

Daha önce kanal ayarlamalı MOSFET için JFET'teki ile aynı olan aşağıdaki formül elde edilmişti:

$$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 = 6\,mA\left(1-\frac{V_{GS}}{-3}\right)^2$$

Drain-Source çevresinden: $\mathbf{V_{DS} = V_{DD} - (R_D + R_S) I_D}$

Daha önce BJT'de yapılan Thevenin eşdeğerinde olduğu gibi:

$$V_G = \frac{R_{G2}}{(R_{G1}+R_{G2})}V_{DD}$$

ÖRNEK:

a) Yukarıdaki devrenin transfer karakteristiğini elde ediniz.


b) Transfer karakteristiğinden faydalanarak V_{GS}, I_D ve V_{DS}'yi bulunuz.

ÇÖZÜM:

a) V_{GS}-I_D tablosunu oluşturursak:

	V_{GS} (V)	I_D (mA)	
$[-0.4V_P]$	1.2	12	$[2I_{DSS}]$
	0	6	$[I_{DSS}]$
$[0.3V_P]$	-0.9	3	$[I_{DSS}/2]$
$[0.5V_P]$	-1.5	1.5	$[I_{DSS}/4]$
$[V_P]$	-3	0	


Bu tablodan bulunan **transfer karakteristiği**:



b) $$V_G = \frac{R_{G2}}{(R_{G1}+R_{G2})}V_{DD} = \frac{10\ M\Omega}{110\ M\Omega + 10\ M\Omega}18\,V = 1.5\,V$$

Kendinden öngerilim doğrusu:

$V_{GS}=V_G - I_D.R_S = 1.5-I_D.300$




Kendinden öngerilim doğrusu ile geçiş karakteristiğinin kesişme noktasından:

V_{GSQ}=-0.15 V ve I_{DQ}=5.5 mA

$V_{DS} = V_{DD} - (R_D+R_S)I_D = 18-(300+1800)x5.5x10^{-3} = 6.45$ V

B- n-kanallı kanal oluşturmalı MOSFET için kutuplama devresi:

Şekil 3.18'de çok kullanılan bir kutuplama devresi veriliyor. Bu devrede R_G direnci MOSFET'i açık duruma getirmek için geçite yeterli büyüklükte bir gerilim uygulanmasını sağlar. Akım daha sonra Savak-Kaynak (D-S) veya G-S gerilimi ile I_D akımı arasında belli bir denge oluşuncaya kadar artar.



Şekil 3.18 Kanal oluşturmalı MOSFET için kutuplama devresi


$$I_D = K(V_{GS} - V_T)^2$$

I_G=0 olduğu için V_{GS}=V_{DS} ve buradan I_D=K(V_{DS}-V_T)^2

Kendinden yük doğrusu: V_{DS} =V_{DD} -$R_D I_D$

Kendinden yük doğrusu: $V_{DS} = V_{DD} - R_D I_D$


Akaç karakteristiği ve kendinden yük doğrusu Şekil 3.19'da verilmektedir.



Şekil 3.19. n-kanal kanal oluşturmalı MOSFET'in akaç karakteristiği ve kendinden yük doğrusu.

ÖRNEK:

Aşağıdaki devrede akaç karakteristiği ve kendinden yük doğrusu ile I_D ve V_{DS} öngerilimleme değerlerini bulunuz.



ÇÖZÜM:

MOSFET akaç karakteristiğine ilişkin noktalar:


$$I_D = 0.3(V_{DS} - 3)^2$$

	V_{DS} (V)	I_D (mA)
[V_T]	3	0
	5	1.2
	7	4.8
	9	10.8

Kendinden yük doğrusundan:

V_{DS}=12 V-I_D(2 kΩ)

I_D (mA)	V_{GS} (V)
0	12
6	0



Bu eğrilerin kesişme noktalarından: **V_{DSQ}= 6.1 V ve I_{DQ}= 2.9 mA** bulunur.

BÖLÜM 4

YÜKSELTEÇ DEVRELERİ ve TRANSİSTÖRÜN KÜÇÜK SİNYAL AC ANALİZİ

Yükselteç devresi değişken işaretler açısından, giriş ve çıkışı olan iki kapılı bir devre gibi düşünülebilir.



Şekil 4.1 İki kapılı yükselteç (kuvvetlendirici) devresi

V_g ve R_g 'den ibaret olan kaynak ve direnç, yükselteç devresinin girişine bağlanan işaret kaynağının Thevenin eşdeğerine karşılık düşer. Yükselteç çıkışındaki yük de R_L ile gösterilmiştir.

Genel olarak yükselteç devresinde frekansa bağımlı elemanlar olabileceği için, burada

Z_i: Yükseltecin giriş empedansını (alçak frekanslarda $Z_i=r_i$)

Z_o: Yükseltecin çıkış empedansıdır (alçak frekanslarda $Z_o=r_o$).

Yükselteç devresinde çıkış geriliminin giriş gerilimine oranı gerilim kazancı olarak adlandırılır ve K_v ile gösterilir.

$$K_v = \frac{V_o}{V_i}$$

$\frac{V_o}{V_i}$ 'nin bilinmesi durumunda $\frac{V_o}{V_g}$ 'yi hesaplamak mümkündür:

$$K_{vk} = \frac{V_o}{V_i} = \frac{V_i}{V_g}\frac{V_0}{V_i} = \frac{K_V r_i}{r_i + R_g}$$

Yük akımının giriş akımına oranı ise yükseltecin akım kazancı olarak adlandırılır. Akım kazancı:

$$K_i = \frac{I_y}{I_i} = \frac{V_0/R_Y}{V_i/r_i} = \frac{r_i}{R_Y} K_V$$

Burada da görüldüğü gibi akım kazancı ve gerilim kazancı birbirinden bağımsız değildir. r_i ve R_L'nin bilinmesi durumunda, akım veya gerilim kazancından diğeri bulunabilir.

Burada da görüldüğü gibi akım kazancı ve gerilim kazancı birbirinden bağımsız değildir. r_i ve R_L'nin bilinmesi durumunda, akım veya gerilim kazancından diğeri bulunabilir.

$$K_G = \frac{P_L}{P_i} = \frac{Yüke\ aktarılan\ değişken\ işaret\ gücü}{Devrenin\ girişinden\ çekilen\ değişken\ işaret\ gücü}$$


Yükselteçlerde gerilim ve akım kazancına benzer biçimde güç kazancı da tanımlanabilir.

Gücün, gerilim ve akımın çarpımı olmasından hareketle:


$$K_G = K_V K_i = \frac{r_i}{R_y} K_V^2 = \frac{R_y}{r_i} K_i^2$$

4.1 Transistörlü Yükselteçlerin Küçük İşaret AC Analizi

Daha önce de belirtildiği gibi transistör bir yükseltme elemanıdır. Yani çıkıştaki sinüzoidal sinyal, giriş sinyalinden daha büyüktür. Başka bir deyişle, çıkış AC gücü, giriş AC gücünden daha büyüktür. Bu ek AC gücü nereden gelmektedir? Bunun için küçük bir açıklama yapmak gerekirse,



Bu DC devreye bir AC üreteç bağlanırsa (Ortak emiterli devrede I_B akımındaki küçük değişimin belirgin bir etkiye neden olduğu söylenmişti)




Çıkıştaki sinüzoidal sinyalde bir yükseltme var

Şekil 4.2 Transistörlü yükselteçlerde yükseltme işleminin AC devre ile gösterimi

Transistörün küçük AC sinyal analizini gerçekleştirmek için HİBRİT (HYBRID) parametreleri denilen karma parametreler kullanılacaktır.

4.2 Hibrit (Karma) Parametreleri (h-parametreleri):

Yükselteç devrelerinde birçok BJT transistör veya FET transistör kullanılabilir. Yükselteç devresi ayrık ya da tümdevre olarak gerçekleştirildiğinde, bir önceki devrenin çıkışı bir sonraki devrenin girişine gelecektir. Bu tür bağlantı biçimine kaskat bağlama denir. Kaskat bağlamalı yükselteç oluşturulduğunda, doğru akım (DC) bileşenleri açısından katları birbirinden yalıtmak için alçak frekanslarda **bağlama kondansatörü (Şekil 4.3'de C_1 ve C_2 kondansatörleri)** kullanılır.




Şekil 4.3 Baz bölücü yükselteç devresi

Değişken işaretler açısından istenmeyen elemanların kısa devre edilmesi için kullanılan kondansatörlere ise **köprüleme kondansatörü (Şekil 4.3'de C_3 kondansatörü)** denir. Yükselteç içinde kullanılan transistör ve benzeri elemanların iç kapasiteleri bulunmaktadır. Yükselteç, frekans açısından incelendiğinde alçak ve orta frekanslarda bağlama ve köprüleme kondansatörleri kısa devre, transistör ve diğer yarıiletken elemanların elektrotları arasında oluşacak kapasiteler ise ihmal edilirler (açık devre alınırlar).

Burada devrenin yalnızca AC tepkisiyle ilgilendiğimiz için DC kaynaklar kısadevre edilir. Çünkü DC kaynaklar yalnızca uygun bir Q çalışma (sükunet) noktasını belirlemek için önemlidir ve AC çıkışın salınım genliğinde bir değişikliğe sebep olmaz. AC'de bütün kondansatörler de kısa devre edilir.

V_{cc}'yi toprağa bağlamak suretiyle elde edilen eşdeğer devreler aşağıdaki gibi olacaktır:



Şekil 4.4. a) Vcc=0 olduğu zaman eşdeğer devre, b) BJT'nin ac eşdeğer devresi bir kutucuk olarak ele alınırsa, c) BJT'li yükselteç devresi iki kapılı devre olarak düşünülebilir.

Transistör eşdeğer devresi iki kapılı bir devre elemanı olarak düşünülebilir. Herbir uç gurubu için (yani 1-1' ve 2-2' uçları için) iki değişken mevcuttur. Aşağıdaki eşitlikler bu dört değişken arasındaki ilişkiyi belirler ve burada kullanılan parametreler hybrid (karma) ya da h-parametreleri olarak adlandırılır.

$$V_i = h_{11} I_i + h_{12} V_o \quad \text{(1) denklemi}$$

$$I_o = h_{21} I_i + h_{22} V_o \quad \text{(2) denklemi}$$

Burada h-parametrelerinin ($h_{11}, h_{12}, h_{21}\ ve\ h_{22}$) neyi temsil ettiğini inceleyelim.

(1) denkleminde, çıkış uçları kısa devre edilerek $V_o = 0$ yapıldığı zaman;

$$h_{11} = \left.\frac{V_i}{I_i}\right|_{V_o=0} \rightarrow giriş\ direnci: h_i\ [\Omega]$$ **(Kısa devre giriş direnci)**

(1) denkleminde, giriş uçları açılarak $I_i = 0$ yapıldığı zaman;

$$h_{12} = \left.\frac{V_i}{V_o}\right|_{I_i=0} \rightarrow h_r\ birimsiz$$ **(Ters (transverse) gerilim transfer oranı)**


(2) denkleminde, çıkış uçları kısa devre edilerek $V_o = 0$ yapıldığı zaman;

$$h_{21} = \left.\frac{I_o}{I_i}\right|_{V_o=0} \rightarrow h_f\ birimsiz$$ **(İleri akım transfer oranı)**

(2) denkleminde, giriş uçları açılarak $I_i = 0$ yapıldığı zaman;


$$h_{22} = \left.\frac{I_o}{V_o}\right|_{I_i=0} \rightarrow h_o\ çıkış\ iletkenliği: [S]$$ **(Açık devre çıkış iletkenliği)**

Bulunan bu (h_i, h_r, h_f *ve* h_o) parametrelerine göre transistörün eşdeğer devresi çizilirse:



Şekil 4.5 Hibrit (Karma) Eşdeğer Devre (Transistörün AC Eşdeğer Devresi)

Bu düzenlemeyi ortak emiterli bir transistör devresi için şu şekilde gösterebiliriz:




Şekil 4.6 Ortak emiterli transistörün eşdeğer devresi

Dikkat edileceği üzere h parametrelerine, ortak emiterli devre için alt indis olarak *e* harfi ($h_{ie}, h_{re}, h_{fe}\ ve\ h_{oe}$) eklenirken; bu harf ortak bazlı için *b* ve ortak kollektörlü için *c* harfidir.

Ortak emiterli devre için: $I_i = I_b$ ve $I_o = I_c$'dir. Giriş gerilimi $V_i = V_{be}$, çıkış gerilimi $V_o = V_{ce}$ olacaktır.


Ortak emiterli ve ortak bazlı düzenlemelerde h_r ve h_o değerleri çoğu zaman öylesine küçüktür ki $Z_i, Z_o, K_v\ ve\ K_i$ gibi önemli parametreler bu değerlerin ihmal edilmesinden çok az etkilenirler. Bu nedenle, $h_r \cong 0\ ve\ h_r V_o \cong 0$ alınır. $1/h_o$ ile belirlenen direnç de yeterince büyük olduğundan açık devre olarak kabul edilebilir. Bu durumda yeni eşdeğer devre:



$$I_i = I_b$$
$$Z_i = h_{ie}$$
$$I_o = I_c = h_{fe} I_b$$
$$Z_o = \infty$$

<u>ÇALIŞMA SORUSU:</u> Ortak bazlı devre için eşdeğer devreyi elde ediniz.

Örnek: Gerilim bölücü ile öngerilimlenmiş ortak emiterli yükselteç devresinde Z_i, Z_o, A_V ve A_i'yi bulunuz.



R_1=56 k

R_2=5.6 k

R_C=10 k

R_E=1.5 k


C_1=1 µF

C_E=0.1 µF

h_{FE}=90

h_{ie}=2.8 k

Çözüm: Yukarıda verilen baz bölücü devrenin indirgenmiş hibrit eşdeğer devresini çizecek olursak;



Şekil 4.8 Baz bölücülü ortak emiterli transistörlü yükseltecin eşdeğer devresi.

$$R_{BB} = R_1 // R_2 = \frac{R_1 R_2}{R_1 + R_2}$$

Giriş Direnci: $Z_i = R_{BB} \,||\, h_{ie}$ **= 1.821 kΩ**

Çıkış Direnci (h_{oe} ihmal edilerek): $Z_o = R_C$ **= 10 kΩ**

Gerilim kazancı A_v=?

$$V_o = -I_o R_C = -h_{fe} I_b R_C$$
$$= -h_{fe}\left(\frac{V_i}{h_{ie}}\right) R_C = -\frac{h_{fe}}{h_{ie}} R_C V_i$$

$$A_v = \frac{V_o}{V_i} = -\frac{h_{fe} R_C}{h_{ie}} = -321.5$$

Akım kazancı A_i=?

$$A_i = \frac{I_0}{I_i} = \frac{-V_0 / R_C}{V_i / Z_i} = -A_V \cdot \frac{Z_i}{R_C} = 57.2$$

Eğer h_{oe}'nin etkisini de göz önüne alırsak:

$$Z_0 = R_C \,//\, \frac{1}{h_{oe}}$$

$$A_V = -\frac{h_{fe}}{h_{ie}}\left(R_C \,//\, \frac{1}{h_{oe}} \right)$$


A_i için:

$$A_i = \frac{I_0}{I_i} = \frac{-V_0 / \left[R_C \,//(1/h_{oe}) \right]}{V_i / Z_i} = -A_V \cdot \frac{Z_i}{\left[R_C \,//(1/h_{oe}) \right]}$$

4.2.1 r_e modeli:

Hibrit parametrelerine ilave olarak, parametrelerinden biri dc çalışma şartlarına göre belirlenen bir transistörün yaklaşık eşdeğer devresi bulunarak da transistörümüzün ac çalışma şartları modellenebilmektedir. Bilindiği gibi h_{ie} karma (hibrit) parametresi transistör kataloglarında belirli bir çalışma noktası için tanımlanmaktadır. Kollektör veya emiter akımının transistör katalog sayfasında verilenden farklı olması halinde h_ie değerinin ne olacağı sorusu karşımıza çıkmaktadır. **r_e modeli** olarak tanımlanan modeli kullanmak suretiyle imalatçının sağladığı verilerle sınırlı kalmaksızın devrenin DC çalışma şartlarının göz önüne alarak h_{ie} değerinin belirlenmesi mümkün olmaktadır.

Evvela şunu belirtmekte fayda var. Transistörün eklem yapısından kaynaklanan parametrelerine **fiziksel parametreler** denir. Normal kullanılışta, B-E eklemi iletim yönünde, C-B eklemi ise tıkama yönünde kutuplanır. İletim yönünde kutuplanan B-E ekleminden belirli bir akım aktığında, uygulanan gerilim ile akım arasındaki ilişki diyot denklemine benzer. Bu ilişkiden hareketle;



$$B-E \text{ ekleminin değişken işaret direnci}$$


$$\left.\frac{\partial V_{BE}}{\partial I_E}\right|_{V_{CE}=sbt} \cong \frac{\Delta V_{BE}}{\Delta I_E} = r_e$$

V_T: Isıl gerilim ($V_T \cong 26$ mV)

$$r_e = \frac{V_T}{I_E}$$

$$h_{ib} = r_e,\ h_{fb} = -1$$

Ortak emiterli devre için:




$$I_E \cong I_C = \beta I_B \text{ ve } I_B \cong \frac{I_E}{\beta}$$

$$r_{ac} = \frac{26\text{ mV}}{I_B} = \frac{26\text{ mV}}{I_E/\beta} = \beta\left(\frac{26\text{ mV}}{I_E}\right)$$

$$r_{ac} = \beta r_e$$

r_e direnci Şekil 4.9'da gösterildiği gibi emiter bacağına bağlanır. r_e direncinin I_B değil I_E tarafından belirlenmesi nedeniyle giriş empedansı Şekil 5.9b'de gösterildiği gibi β olarak karşımıza çıkar.




Şekil 4.9. (a) r_e direncinin gösterilişi, (b) r_e modeli

Böylece, ortak emiterli düzenleme karma (hibrit) eşdeğer devre ile karşılaştırıldığında:

$$\beta = h_{fe}$$
$$\beta r_e = h_{ie}$$

h_{ie}, ac eşdeğer transistör giriş direnci olduğundan $h_{ie}=r_{ac}$ alınabilir.

Örnek: Aşağıdaki devrede, $\beta = 90$ olduğuna göre Z_i, Z_o, A_V ve A_i'yi bulunuz.



R_1=56 k

R_2=5.6 k

R_C=10 k

R_E=1.5 k

C_1=1 μF

C_E=0.1 μF

Çözüm: h_{ie} değeri verilmediğinden öncelikle bunu bulmak gerekir. Bu nedenle devrenin DC analizinden:

$$V_{BB} = \frac{R_{B2}}{R_{B1} + R_{B2}} V_{CC} = \frac{5.6\ \text{k}\Omega\ (22)}{56\ \text{k}\Omega + 5.6\ \text{k}\Omega} = 2\ \text{V}$$

$$R_{BB} = R_{B1} \,||\, R_{B2} = 56\ \text{k}\Omega \,||\, 5.6\ \text{k}\Omega = 5.09\ \text{k}\Omega$$

$$I_B = \frac{V_{BB} - V_{BE}}{R_{BB} + (1 + \beta) R_E} = \frac{2 - 0.7}{5.09\ \text{k}\Omega + (1 + 90)\ 1.5\ \text{k}\Omega}$$


$$= 9.18\ \mu\text{A}$$

$$I_C = \beta I_B = (90)\ (9.18\ \mu\text{A}) = 0.826\ \text{mA} = I_E$$

$$r_e = \frac{26\ \text{mV}}{I_E} = \frac{26}{0.826} \cong 31.5\ \Omega \quad \Rightarrow \quad h_{ie} = \beta . r_e = 90x31.5 = 2.835\ k\Omega$$

h_{ie} bulunduktan sonra bir önceki örnekte çözüldüğü gibi Z_i, Z_o, A_v ve A_i bulunur.
Bu tür çözüm ***r_e* modeli** ile çözüm olarak adlandırılır.

Örnek: Aşağıdaki sabit ön gerilimli devre için Z_i, Z_o, A_v ve A_i'yi bulunuz.



Yandaki sabit kutuplamalı devre için Z_i, Z_o, A_v ve A_i'yi bulunuz.

Çözüm:

$$Z_i = 560\ k\Omega \,//\, h_{ie} \cong 1300\ \Omega$$

$$Z_0 = R_c = 3\ k\Omega$$

$$A_V = \frac{V_0}{V_i} = -\frac{h_{fe}.R_C.I_b}{h_{ie}.I_b} = -\frac{3\,k.100}{1.3\,k} = -230.77$$

$$A_i = \frac{I_0}{I_i} = \frac{h_{fe}.I_b}{I_b} = 100$$

Şayet soruda h_{oe}=20 μS olarak verilseydi Z_o, A_v, ve A_i ne olurdu?

$$Z_0 = R_C \,//\, \frac{1}{h_{oe}} = 3\,k\Omega \,//\, 50\,k\Omega \Rightarrow Z_0 = 2.83\,k\Omega$$

Zo'da çok küçük bir azalma oldu.

$$A_V = \frac{V_0}{V_i} = -\frac{h_{fe}}{h_{ie}}\left(R_C \,//\, \frac{1}{h_{oe}}\right) = -\frac{100x2.83\,k}{1.3\,k} = -217.69$$

A_v değerinde de bir azalma oldu.


$$A_i = \frac{I_0}{I_i} = -\frac{V_0 / R_C}{V_i / h_{ie}} = -A_V \frac{h_{ie}}{R_C} = 217.69\frac{1.3k}{3k} = 99.98$$

Görüldüğü gibi akım kazancı hemen hemen aynı kalmaktadır.
Buradan hareketle h_{oe} ihmal edildiği zaman tam değerlere yaklaşık sonuçlar elde edilmektedir.

4.2.2 C_E ile Köprülenmemiş Emiter Öngerilimli Düzenleme

Emiter direnci köprülenmediği zaman Şekil 4.10'daki emiter öngerilimli devre elde edilir.

R_B=270 k, R_C=5.6 k, R_E=1.2 k, C_1=1µF olarak verilmektedir.



Şekil 4.10 C_E ile köprülenmemiş emiter öngerilimli devre

$Z_i = R_B // Z_b = 270 // 145.76 = 94.6$ kΩ

$Z_0 = R_C = 5.6$ kΩ

$$A_V = \frac{V_0}{V_i} = \frac{-h_{fe}R_C}{Z_b} = -4.61$$


$$A_i = \frac{I_0}{I_i} = -\frac{V_0 / R_C}{V_i / (R_B // Z_b)} = \frac{R_C.h_{fe}.(R_B.Z_b)}{R_C.Z_b.(R_B + Z_b)}$$

$$\Rightarrow A_i = \frac{R_B.h_{fe}}{R_B + Z_b} = \frac{270.120}{(270 + 145.76)} = 77.93$$

4.2.3 Emiter İzleyici Düzenlemesi (Ortak Kollektörlü Devre):

Çıkışın Şekil 5.12'de görüldüğü gibi emiter uçlarından alınması halinde, devre bir emiter izleyici olarak adlandırılır. Çıkışın emiterden alınmasından dolayı, çıkış gerilimi giriş geriliminden biraz daha küçüktür ($A_v \cong 1$). Emiter gerilimi V_i ile aynı fazdadır. Yani hem V_i hem de V_o negatif ve pozitif tepelerine aynı anda ulaşacaktır. V_o'ın V_i'nin genliğini aynı fazda izlemesinden dolayı **emiter izleyicisi** terimi kullanılmıştır. AC analizde kollektör topraklandığından, bu devre gerçekte bir ortak kollektörlü düzenlemedir.

Emiter izleyici çoğunlukla empedans uydurma amacıyla kullanılır. Aşağıdaki hesaplamalarda görüleceği üzere <u>girişte yüksek empedans, çıkışta ise düşük empedans</u> gösterir. Sonuç olarak, maksimum güç transferi için yükün kaynak empedansına uydurulduğu bir transformatörden elde edilenle aynıdır.



ÖRNEK: Bu devrede R_B=220 k, R_E=3.3 k, C_1=C_2=0.1μF olduğuna göre Z_i, Z_o, A_v ve A_i'yi bulunuz.

$$A_v \cong 1$$

ÇÖZÜM:


$Z_i = R_B // Z_b = 131.68$ kΩ

$$I_e = (1 + h_{fe}) I_b = (1 + h_{fe}) \frac{V_i}{Z_b}$$

$$= \frac{(1 + h_{fe})\, V_i}{h_{ie} + (1 + h_{fe})\, R_E}$$

$$\Rightarrow \quad I_e = \frac{V_i}{[h_{ie}/(1 + h_{fe})] + R_E} \qquad (1)$$

(1) denklemi ile tanımlanan devre:



V_i=0 yapılarak;

$$Z_o = R_e // \frac{h_{ie}}{(1+h_{fe})} = 12.9\ \Omega$$

Gerilim kazancı A_v:

$$A_V = \frac{V_0}{V_i} = \frac{I_0.R_E}{h_{ie}.I_b + R_E(1+h_{fe})I_b} = \frac{R_E(1+h_{fe})I_b}{(h_{ie} + R_E(1+h_{fe}))I_b}$$


$$\Rightarrow A_V = \frac{R_E}{\frac{h_{ie}}{(1+h_{fe})} + R_E} = 0.996 \cong 1$$

Akım kazancı A_i :

$$A_I = \frac{I_0}{I_i} = -\frac{V_0 / R_E}{V_i / Z_i} = -A_V \frac{Z_i}{R_E} = \frac{131.68}{3.3} \Rightarrow \boxed{A_I = 40}$$

4.2.4 Ortak Bazlı Düzenleme:

Bu düzenleme, düşük giriş ve çıkış empedansı, 1'den küçük akım kazancı ve çok büyük gerilim kazancı ile tanımlanır.



(a) **(b)**

Şekil 4.13. a) Ortak bazlı devre ve b) eşdeğeri

ÖRNEK: Yukarıdaki devrede R_E=1 kΩ, R_C=5 kΩ, V_{EE}=2 V, V_{CC}=8 V, h_{fb} =-1 olduğuna göre Z_i, Z_0, A_V ve A_i'yi bulunuz.

ÇÖZÜM: h_{ib} verilmediğinden r_e modelinden;

$$I_E = \frac{V_{EE} - V_{BE}}{R_E} = \frac{2 - 0.7}{1k} = 1.3\ mA$$

$$r_e = \frac{26\ mV}{I_E} = \frac{26\ mV}{1.3} = 20\ \Omega$$

$$h_{ib} = r_e = 20\ \Omega$$

$Z_i = R_E // h_{ib} = 19.6\ \Omega$


$Z_0 = R_C = 5\ k\Omega$

$$A_V = \frac{V_0}{V_i} = -\frac{h_{fb}}{h_{ib}}.R_C = 250$$

$$A_i = \frac{I_0}{I_i} = -h_{fb} \cong 1 \quad (R_E > h_{ib}\ için)$$

4.2.5 Kollektör DC Geribeslemeli Düzenleme

Kararlılığı arttırmak için kollektörle baz arasına bir DC geribesleme direnci eklenir. C_3 kondansatörü ile bu DC geribesleme direncinin bir bölümü, AC eşdeğer devrenin giriş ve çıkışına kaydırılmış olacaktır (Şekil 4.14a).



(a) (b)


Şekil 4.14. a) Kollektör DC geribeslemeli düzenleme, b) Fark yükselteci

Ödev:


a) Şekil 4.14(a)'da R_{F1}=120 kΩ, R_{F2}=120 kΩ, C_1=C_2=0.1 µF, C_3=0.1 µF ve V_{cc}=12 V için hibrit (karma) eşdeğerini çizerek Z_i, Z_o, A_v ve A_i'yi bulunuz.

b) Şekil 4.14(b)'deki devrenin bir fark yükselteci olarak çalıştığını ispatlayınız. Yani V_o ile (V_{i1} – V_{i2}) arasındaki ilişkiyi veren ifadeyi elde ediniz.

Örnek: Aşağıdaki kollektör geribeslemeli devrede R_F=180 k, R_C=2.7 k, h_{FE}=β=200, V_{CC}=9 V olduğuna göre devrenin hibrit (karma) eşdeğerini çizerek Z_i, Z_o, A_v ve A_i'yi bulunuz.



≡



ÇÖZÜM:

h_{ie} verilmediğinden DC analizden:

$$I_B = \frac{V_{CC} - V_{BE}}{R_F + (1+\beta)R_C} = 11.5\ \mu A$$

$I_C = I_E = 2.3\ mA$

$$r_e = \frac{26\ mV}{I_E} = \frac{26\ mV}{2.3} = 11.3\ \Omega$$

$$h_{ie} = \beta r_e = 2.26\ k\Omega$$

Eşdeğer devreden: $I_0 = h_{FE}.I_b + I' \cong h_{FE}.I_b$


$$A_V = \frac{V_0}{V_i} \cong -\frac{h_{fe}}{h_{ie}}.R_C = -238.94$$

$$A_i = \frac{I_0}{I_i} = -\frac{h_{fe}.R_F}{R_F + h_{FE}.R_C} = 50$$

$$Z_i = \frac{V_i}{I_i} = h_{ie} \,//\, \frac{R_F}{|A_V|} = 0.56\ k\Omega$$

$$Z_0 = R_C \,//\, R_F = 2.66\ k\Omega$$

4.2.6 R_L ve R_S'nin Etkileri:



Şekil 4.15 R_S ve R_L dirençli yükselteç devresi

$$Z_{in} = R_S + Z_i$$


$$\frac{V_i}{V_S} = \frac{Z_i}{Z_i + R_S}$$

Sistemin toplam gerilim kazancı:

$$A_{VS} = \frac{V_0}{V_S} = \frac{V_0}{V_i} \cdot \frac{V_i}{V_S} \quad , \qquad I_i = \frac{V_S}{R_S + Z_i}$$

$$A_i = \frac{I_0}{I_S} = \frac{V_0 / R_L}{V_i / Z_i} \Rightarrow \quad A_i = A_V \cdot \frac{Z_i}{R_L}$$


Örnek: Aşağıdaki devrede Z_i, Z_{in}, Z_o, A_v, A_{vs}, ve A_i'yi hesaplayınız.



R_1=39 k
R_2=9.1 k
R_S=1 k
R_C=3.3 k
R_E=1 k
h_{fe}=120
h_{ie}=2125 Ω
C_1= C_2=1 µF
C_E=0.1 µF

Çözüm: C_1 ve C_2 kuplaj kondansatörleri katların DC öngerilimlerini birbirinden izole eder. Birinci katın yükü $Z_{i2} = 1.5\ k\Omega$ değerindeki ikinci katın giriş direncidir.

Bu devrenin hibrit eşdeğeri:



$$R_B = R_1 // R_2 = 39\,k // 9.1k = 7.37\ k\Omega$$

$$Z_i = R_{BB} + h_{ie} = 1.65\ k\Omega$$

$$Z_{in} = R_S + Z_i = 2.65\ k\Omega$$

$$Z_0 = R_C = 3.3\ k\Omega$$

$$A_V = \frac{V_0}{V_i} = -\frac{h_{fe}.(R_C // R_L)}{h_{ie}} = -58.16$$

R_L'den dolayı kazanç, -186'dan -58.16'ya düştü.

$$A_{VS} = \frac{V_0}{V_S} = \frac{V_0}{V_i}.\frac{V_i}{V_S} \quad , \qquad \frac{V_i}{V_S} = \frac{Z_i}{R_S + Z_i} = \frac{1.65}{1.65+1} = 0.623$$

Sistemin toplam gerilim kazancı: A_{VS}=-58.16*0.623=-36.23


$$A_i = \frac{I_0}{I_i} = |A_V|.\frac{Z_i}{R_L} = (58.15)\frac{1.65}{1.5} = 63.98$$

4.3 FET KÜÇÜK SİNYAL ANALİZİ

FET'ler, çok yüksek giriş direncine sahip gerilim kazancı sağlayan küçük sinyal yükselteçlerin kurulması için kullanılabilirler. Hem JFET hem de MOSFET (kanal ayarlamalı), aynı gerilim kazancını sağlayan benzer DC kutuplama şartlarında çalışabilir. Bununla beraber MOSFET çok daha yüksek giriş empedansı sağlar.


4.3.1 JFET (Kanal Ayarlamalı MOSFET Küçük Sinyal Modeli)

En iyi gerilim kazançlı çalışmayı, ortak kaynak düzenlemesi sağlar. Giriş sinyali geçite uygulanır, çıkış sinyali kanaldan alınır. Kaynak ucu referans (ortak uç) olarak kullanılır (**Şekil 4.16**).



Şekil 4.16 JFET ve AC eşdeğer devresi

Akaç-kaynak direnci (r_d) dikkate alındığı zaman, ac eşdeğer şu şekilde olur (**Şekil 5.17**):



Şekil 4.17 Akaç-kaynak dirençli eşdeğer devre

r_d, JFET'in çıkış direncidir ve ile verilir. Burada y_{os} küçük sinyal çıkış iletkenliğidir. Genellikle r_d ihmal edilir. Geçit-kaynak arasına uygulanan AC gerilim V_{gs}, $g_m V_{gs}$ değerinde bir savak akımı (I_D) oluşturur. g_m*'nin* değeri Shockley denkleminden elde edilebilir:

$$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2$$

$$g_m = \left.\frac{\partial I_D}{\partial V_{GS}}\right|_{V_{DS}=sbt} = \frac{2I_{DSS}}{|V_P|}\left(1-\frac{V_{GS}}{V_P}\right)$$

$$\Rightarrow g_m = g_{mo}\left(1-\frac{V_{GS}}{V_P}\right) \quad , \quad g_{mo} = \frac{2I_{DSS}}{|V_P|}$$

g_{mo} değeri, V_{GS} = 0 V öngerilim noktasında JFET'in maksimum AC kazanç parametresidir.


Örnek: I_{DSS} = 12 mA, V_p = -3 V, V_{GS} = -1 V için g_{mo} = ? ve g_m = ?

$$g_{mo} = \frac{2I_{DSS}}{|V_P|} = \frac{2x12x10^{-3}}{3} \Rightarrow g_{mo} = 8\,mS$$

$$g_m < g_{mo}$$

$$g_m = g_{mo}\left(1 - \frac{V_{GSQ}}{V_P}\right) = 8x10^{-3}\left(1 - \frac{-1}{-3}\right) \Rightarrow g_m = 5.33\,mS$$

Şekil 4.18'de kendinden öngerilimli R_s direnci kullanılan bir JFET devresi ve AC eşdeğeri (r_d ihmal edilmiştir) verilmektedir.



$V_i = V_{gs}$ olduğundan gerilim kazancı:

$$A_v = \frac{v_o}{v_i} = \frac{-I_d R_D}{v_i} = \frac{-g_m V_{gs} R_D}{v_i} \rightarrow A_v = -g_m R_D$$

Giriş empedansı: $Z_i = R_G$

Çıkış empedansı: $Z_o = R_D$

Örnek: Şekil 4.18'de verilen JFET devresinde C_1 = 0.002 µF, C_2 = 10 µF, R_G = 1 MΩ, R_D = 1.2 kΩ, R_s = 200 Ω, V_{DD} = 16 V, I_{DS} = 8 mA ve V_p = -4 V olduğuna göre Z_i, Z_o ve A_v değerlerini hesaplayınız.

g_m iletkenliğini hesaplamak için V_{GSQ} değerini bilmek gerekiyor. Bu da daha önce anlatıldığı gibi grafik analizinden bulunabilir (V_{GSQ} = -0.94 V).

$$g_{mo} = \frac{2I_{DSS}}{|V_P|} = \frac{2x8x10^{-3}}{4} \Rightarrow g_{mo} = 4\,mS$$

$$g_m = g_{mo}\left(1 - \frac{V_{GSQ}}{V_P}\right) = 4x10^{-3}\left(1 - \frac{-0.94}{-4}\right) \Rightarrow g_m = 3\,mS$$


Giriş empedansı: $Z_i = R_G$ = 1 MΩ

Çıkış empedansı: $Z_o = R_D$ = 1.2 kΩ

$A_V = -g_m.R_D = -3x1.2 = -3.6$

4.3.2 Kaynak Dirençli FET Yükselteç

Kaynak dirençli FET yükselteç devresi ve AC eşdeğeri Şekil 4.19'da gösterilmektedir.



Şekil 4.19 Kaynak dirençli FET yükselteç ve eşdeğer devresi


Bu devrenin gerilim kazancı:

$$V_i = (1 + g_m R_{S1}) V_{gs}$$

$$V_0 = -I_d R_D = -g_m V_{gs} R_D = -g_m R_D \left(\frac{V_i}{1 + g_m R_{S1}} \right)$$

$$\boxed{A_V = \frac{V_0}{V_i} = \frac{-g_m R_D}{1 + g_m R_{S1}}}$$

JFET'in r_d çıkış direncinin olduğu da varsayıldığında eşdeğer devre Şekil 4.20'de gösterildiği gibi elde edilir:



Şekil 4.20 a) r_d çıkış direçli ac eşdeğer ve b) akaç tarafının eşdeğeri

$$V_0 = -\frac{R_D}{r_d + R_D + R_{S1}} g_m r_d V_{gs}$$

$$V_{gs} = V_i - V_S$$

$$V_0 = -\frac{R_D}{r_d + R_D + R_{S1}} g_m r_d (V_i - V_s)$$

$$V_S = I_d R_{s1} = -\frac{V_0}{R_d}.R_{S1}$$

$$V_0 = -\frac{g_m r_d R_D}{r_d + R_D + R_{S1}} \left(V_i + \frac{V_0}{R_D} R_{S1} \right)$$

$$A_V = \frac{V_0}{V_i} = -\frac{g_m R_D}{1 + g_m R_{S1} + \frac{R_D + R_{S1}}{r_d}}$$

Örnek: Yukarıdaki devrede C_1 = 0.05 µF, C_2 = 20 µF, R_G = 1.2 MΩ, R_D = 4.3 kΩ, R_{s1} = 120 Ω, R_{s2} = 470 Ω, V_{DD} = 24 V, I_{DSS} = 6 mA ve V_p = -6 V olduğuna göre r_d'yi ihmal ederek A_v'yi hesaplayınız.

Bu devrede DC öngerilim, V_{GSQ} = -1.76 V'luk bir geçit-kaynak gerilimi sağlar.


Çözüm:

$$g_{mo} = \frac{2I_{DSS}}{|V_P|} = \frac{2x6x10^{-3}}{6} \Rightarrow g_{mo} = 2\ mS$$

$$g_m = g_{mo}\left(1 - \frac{V_{GSQ}}{V_P}\right) = 2x10^{-3}\left(1 - \frac{-1.76}{-6}\right) \Rightarrow g_m = 1.413\ mS$$

$$A_V = \frac{V_O}{V_i} = \frac{-g_m R_D}{1 + g_m R_{S1}} = \frac{-1.413x4.3}{1 + 1.413x0.12} \Rightarrow A_V = -5.2$$

Soru: Aşağıdaki kanal ayarlamalı MOSFET yükselteç devresinde Z_i, Z_o ve A_v değerlerini hesaplayınız.




Yol gösterme: Evvela DC kutuplama devresinden grafik analizle V_{GSQ} değerini bulunuz. Daha sonra eşdeğer devreden gerekli hesaplamaları yapınız.

4.4 ÇOK KATLI YÜKSELTEÇLER

Çok katlı yükselteçler, temel yükselteç devrelerinin bir araya getirilmesiyle oluşurlar. Bu bağlantı şekline kaskat bağlama denildiği daha önce belirtilmişti. Kaskat bağlı sistemlerde katlar arasındaki bağlantılar birbirine çok benzemekte ya da aynı olmaktadır.

Kaskat sistemlerin blok şeması Şekil 4.21'de verilmektedir:



Şekil 4.21 Kaskat bağlı genel bir sistem

A_{v1} = -40, A_{v2} = -50 ve V_{i1} = 1 mV olsun.

$V_{o1} = A_{v1} * V_{i1}$ = -40*1mV = -40 mV

$V_{o1} = V_{i2}$ olduğundan, $V_{o2} = A_{v2} * V_{i2}$ = -50*(-40 mV) = 2 V olur.

Böylece ilk iki kat için toplam kazanç:

A_{vT} = 2000 mV/1 mV = 2000 olarak elde edilir. Buradan;

$A_{vT} = A_{v1} * A_{v2} * A_{v3} * \ldots * A_{vn}$ n katlı sistem için toplam gerilim kazancı

$A_{iT} = A_{i1} * A_{i2} * A_{i3} * \ldots * A_{in}$ n katlı sistem için toplam akım kazancı

Bu sistemin toplam gerilim kazancı:

$A_{vT} = V_{on}/V_{i1} = -(I_{on} * R_L)/(I_{i1} * Z_{i1}) = A_{vT} = A_{iT} * (R_L/Z_{i1})$


Güç kazancı için (rezistif yükler için):

$$A_{PT} = |A_{vT}||A_{iT}| = \left|\frac{I_{on}R_L}{I_{i1}R_{i1}}\right| \left|\frac{I_{on}}{I_{i1}}\right| = \left|\frac{I_{on}^2 R_L}{I_{i1}^2 R_{i1}}\right| = \frac{P_o}{P_i}$$

$$A_{PT} = |A_{vT}||A_{iT}|$$

4.4.1 RC Kuplajlı Yükselteçler

Şekil 4.22'de RC kuplajlı, transistörlü, iki katlı bir yükselteç devresi görülmektedir.



Şekil 4.22 RC kuplajlı iki katlı yükselteç devresi

$h_{fe} = \beta = 50$ (Q_1 ve Q_2 için)

$h_{ie} = \beta * r_e \cong 0.5$ kΩ

Daha önce elde ettiğimiz *h* parametrelerinden:

1. kat için: $Z_{i1} = R_{B1} // R_{B2} // h_{ie} = 20k\Omega // 4k\Omega // 0.5k\Omega$ ***= 0.435 kΩ***

$$Z_{i2} = Z_{01} = R_{B3} // R_{B4} // h_{ie} = 10k\Omega // 2k\Omega // 0.5k\Omega = 0.4k\Omega$$

$$Z_o\big|_{V_i=0} = R_{C2} = 2k\Omega$$

Sistemin Gerilim kazancı A_V :

Birinci katın gerilim kazancı:

$$A_{V1} = \frac{V_{01}}{V_i} = \frac{-h_{fe} I_{b1} (Z_{i2} \,//\, R_{C1})}{h_{ie} I_{b1}} = -\frac{50 * 0.352}{0.5} \Rightarrow A_{V1} = -35.2$$

İkinci katın gerilim kazancı:

$$A_{V2} = \frac{V_0}{V_{i2}} = \frac{-h_{fe} I_{b2} (R_{C2} \,//\, R_L)}{h_{ie} I_{b2}} = -\frac{50 * (2k \,//\, 1k)}{0.5} \Rightarrow A_{V2} = -66.7$$

Sistemin gerilim kazancı:

$$A_{VT} = A_{V1} * A_{V2} = (-35.2) * (-66.7) \Rightarrow A_{VT} = 2347.84$$

Sistemin Akım kazancı A_I :

Birinci katın akım kazancı:

$$A_{I1} = \frac{I_{01}}{I_i} = \frac{-V_{01}/Z_{01}}{V_i/Z_{i1}} = -A_{V1}\frac{Z_{i1}}{Z_{01}} = -35.2\frac{0.435}{0.385} \Rightarrow A_{I1} = 39.7$$


İkinci katın akım kazancı:

$$A_{I2} = \frac{I_0}{I_{i2}} = \frac{-V_0/R_L}{V_{i2}/Z_{i2}} = -A_{V2}\frac{Z_{i2}}{R_L} = -66.7\frac{0.385}{1} \Rightarrow A_{I2} = 25.63$$

Toplam akım kazancı:

$$A_{IT} = A_{I1} * A_{I2} = 39.7 * 25.68 \Rightarrow A_{IT} = 1019.5$$

Örnek: Aşağıdaki iki katlı yükselteç devresinin giriş ve çıkış empedansını, gerilim ve akım kazancını bulunuz.



Şekil 4.23 İki katlı BJT'li yükselteç devresi

İkinci kat emiter izleyici (ortak kollektörlü) bir devredir. Birinci katın DC kutuplama devresinden I_E hesaplanıp


r_e = 26 mV/I_E eşitliğinden r_e =10.74 Ω bulunuyor.

$h_{ie} = \beta * r_e$ =100*10.74 = 1.074 kΩ bulunur.

$Z_{i1}=Z_i = R_{B1}//R_{B2}//h_{ie}$ = 82 kΩ//20 kΩ//1.074 kΩ

Buradan $Z_{i1}=Zi \cong h_{ie}$ = 1.074 kΩ olarak elde edilir.

Z_o:



Şekil 4.24 Z_o'ın bulunması

$$Z_e = \frac{(R_C // R_B)}{\beta} + r_e$$

$$Z_e = \frac{2k\Omega}{100} + 4.51 = 24.51\Omega$$

$$Z_o = Z_e // R_{e2} = 24.51 // 1k\Omega$$

$$Z_o \cong 23.92\Omega$$

A_V:

Birinci kat için: $A_{v1} = \frac{V_{o1}}{V_{i1}} = -\frac{h_{fe}[R_C // R_B // \beta(R_{e2} // Z_L)]}{h_{ie}} \Rightarrow A_{v1} \cong -\frac{2k\Omega}{10.74} = -186.22$

Hatırlanacağı üzere emiter izleyici devrede $A_{v2} \cong 1$


$$A_{vT} = A_{v1} * A_{v2} = (-186.22) * 1 \rightarrow A_{vT} = -186.22$$

A_I:


$$|A_{iT}| = |A_{vT}| \left|\frac{Z_{i1}}{Z_L}\right| = 186.22 * \left(\frac{1.074k\Omega}{1k\Omega}\right) \Rightarrow A_{iT} \cong 185$$

4.4.2 RC Kuplajlı JFET Yükselteç


Aşağıda iki katlı JFET'li yükselteç devresi görülmektedir.



Bu devrenin küçük sinyal eşdeğer devresi:



Basitleştirilmiş devre:



$$V_{gs1} = V_i$$

$$V_{gs2} = -\left(2.10^{-3} * V_{gs1}\right) * 23k \rightarrow V_{gs2} = -46 * V_{gs1} = -46 * V_i$$


$$V_o = -\left(2.10^{-3} * V_{gs2}\right) * 53k \rightarrow V_o = -7{,}06 * V_{gs2}$$

Buradan; V_o = -7.06*(-46*V_i) = 324.8*V_i

$A_v = V_o/V_i$ = 324.8

4.4.3 Darlington Bileşik Düzenlemesi


Darlington devresi, iyileştirilmiş yükselteç karakteristikleri veren bir bileşik düzenlemedir.



Şekil 4.25 Darlington bileşik düzenlemesi

Yukarda verilen şekilde görülen devre yüksek giriş empedansı, düşük çıkış empedansı, yüksek akım kazancı gibi bir akım yükselteci için istenen bütün iyi özelliklere sahiptir. Ancak, çıkışın emiterden alınması halinde gerilim kazancı 1'den küçük olacaktır. Öngerilim düzenlemesi, akım geri-beslemeli, tek katlı bir emiter izleyiciye benzemektedir.

Devrenin küçük sinyal AC eşdeğeri:



$$Z_{i2} \cong Z_L \cong h_{fe2}R_E$$

A_i :

$$A_i = \frac{I_o}{I_1} = A_{i1}A_{i2} = \frac{h_{fe1}h_{fe2}}{1+h_{oe1}(h_{fe2}R_E)}$$

$$h_{fe1} = h_{fe2} = h_{fe} = \beta$$

$$h_{oe1} = h_{oe2} = h_{oe}$$

$$A_i = \frac{h_{fe}^2}{1+h_{oe}h_{fe}R_E}$$

$$A_i = \frac{50^2}{1+(20.10^{-6})*50*1k} \rightarrow A_i = 1250$$


$$A_{iT} = \frac{I_o}{I_i} = \frac{I_o}{I_1} * \frac{I_1}{I_i} = A_i\left(\frac{R_B}{R_B+Z_{i1}}\right) = 769$$

4.5 Çok katlı yükselteçler ile ilgili problemler


Soru 1: Aşağıdaki devrede kullanılan transistörler için $h_{fe} = \beta = 250$, $h_{re} = 0$, $h_{oe} = 0$, $V_{BE} = 0.6$ V ve $V_T = 25$ mV değerleri verilmiştir.

a) Transistörlerin çalışma noktası kollektör akımlarını hesaplayınız.

b) Devrenin akım ve gerilim kazancını, giriş ve çıkış direncini bulunuz.



Soru 2 (2007-2008 3. Quiz):



Yukarıdaki katlı yükselteç devresinde BJT için parametreler: hie=1.3 kΩ ve $\beta=h_{FE}=200$. JFET için parametreler: $I_{DSS}=10$ mA, $V_{GS}=-2$ V ve Vp= -4 V.

a) (10 puan) Devrenin hibrit eşdeğerini çiziniz.


b) (15 puan) R_i, R_{i2} giriş dirençleri ile R_o çıkış direncini bulunuz.

c) (50 puan) Birinci (A_{V1}) ve ikinci (A_{V2}) katın gerilim kazancı ile sistemin toplam gerilim kazancını (A_{VT}) bulunuz.

d) (10 puan) V_i=1.sinwt mV olduğuna göre Vo-t değişimini çiziniz.

e) (25 puan) İkinci katın akım kazancını ($A_{i2}=I_o/I_{i2}$) bulunuz. Birinci katın akım kazancı var mıdır, neden?

Soru 3 (2005-2006 Final):



$$g_m = g_{mo}\left(1 - \frac{V_{GS}}{V_p}\right)$$

$I_D=K(V_{GS}-V_{TH})^2$

Yukarıdaki katlı yükselteç devresindeki BJT ve MOSFET için parametreler şunlardır: $\beta=h_{FE}=200$, $V_{TH}=1V$, $K=2.5$ mA/V^2, $g_{mo}=8$ mS, $V_p=-3V$. DC için BJT'nin kollektör gerilimi $V_c=1.7$ V ve MOSFET'in savak gerilimi $V_D=7.2$ V'dur. $I_D=I_s$

a) DC için BJT'nin I_c akımını, R_{G2} ve R_D dirençlerini bulunuz.

b) Tüm devrenin karma (hibrit) eşdeğerini çizerek R_i giriş direncini ve MOSFET'li katın gerilim kazancını bulunuz. $h_{ie}= 2$ k

c) Tümleşik devrelerde (Integrated Circuits-IC), MOSFET'in BJT'ye nazaran tercih edilme sebeplerini belirtiniz.


BÖLÜM 5

DOĞRUSAL ENTEGRE DEVRELER

İŞLEMSEL YÜKSELTEÇLER (OPERATIONAL AMPLIFIERS/OP-AMPs)

5.1 Fark Yükselteci

İşlemsel Yükselteçler, BJT ve FET devresi içeren, genellikle entegre (IC) devreler içine paketlenen ve gerilim veya akım kazancı sağlayan elektronik devrelerdir. Ayrıca güç kazancı ya da empedans dönüştürme de yapabilirler. Bir işlemsel yükseltecin blok şeması aşağıdaki şekilde verilmektedir.



Şekil 5.1 İdeal işlemsel kuvvetlendirici (yükselteç): Fark yükselteç

İşlemsel yükselteç ile gerçekleştirilen devrelerin çözümünde kolaylık sağladığından ideal işlemsel yükselteç kavramına başvurulur. İdeal işlemsel yükselteç, gerilim kazancı sonsuz, giriş direnci sonsuz ve çıkış direnci sıfır olan bir fark kuvvetlendiricidir. Fark yükseltecinde faz çeviren ve faz çevirmeyen olmak üzere iki giriş vardır. İdeal işlemsel yükselteçte:


İdeal işlemsel yükselteçte:

$$V_p = V_n$$

$$I_p = I_n = 0$$

Pratikte, ayrık devre elemanları kullanılarak veya tümdevre teknolojisinden yararlanılarak gerçekleştirilen işlemsel yükselteçlerde ideal Op-Amp'lara bir ölçüye kadar yaklaşılabilir. Uygulamada gerçekleştirilen Op-Amp'larda kazancın büyük olması için 1'den fazla yükselteç katı kullanılır.


Bir **fark yükseltecin** blok ve devre şeması Şekil 5.2'de verilmektedir:



Şekil 5.2 Fark yükselteç ve eşdeğer devresi

Gerilimler giriş uçlarından birine ya da her ikisine birden uygulanabilir ve çıkış gerilimleri, her iki çıkış ucunda da görülür. Giriş gerilimleri transistörlerin bazına uygulanırken, çıkışlar kollektörlerden alınmıştır. V_{o1} ve V_{o2} çıkış uçlarının tek ya da iki giriş işaretinden etkilenmesini sağlamak için transistörlerin emiterleri, ortak emiter direncine bağlanmıştır.

Şekil 5.3'de görüldüğü gibi, yükselteç tek bir gerilim kaynağı (giriş işareti) ile çalışabilir.




Şekil 5.3 Fark yükselteç üzerinde sinyallerin gösterimi

5.2 İşlemsel Yükseltecin (Op-Amp) Temelleri

İşlemsel yükselteç, kararlı bir gerilim kazancı sağlamak için gerilim geri-beslemesi kullanan çok yüksek kazançlı bir fark yükseltecidir. Op-Amp esasında daha önce de belirtildiği gibi yüksek giriş empedansı ve düşük çıkış empedansı ile yüksek açık-çevrim kazancına (geri-beslemenin olmadığı durum) sahip bir fark yükseltecidir. **Op-Amp'ların tipik kullanım alanları arasında toplama, fark alma, integral alma gibi analog bilgisayar işlemleri ve çeşitli faz kaydırma, osilatör ve enstrümentasyon devreleri sayılabilir.**

İki girişli ve tek çıkışlı bir işlemsel yükselteç devresi Şekil 5.4'de verilmektedir.




Artı girişine uygulanan işaret çıkışta aynı polaritede, eksi girişine uygulanan işaret ise çıkışta ters polaritede elde edilir.

Şekil 5.4 Op-Amp'ın şematik gösterimi


Artı girişine uygulanan işaret çıkışta aynı polaritede, eksi girişine uygulanan işaret ise çıkışta ters polaritede elde edilir.

741 Op-Amp'ının iç şeması Şekil 5.5'de gösterilmektedir.



Şekil 5.5 741 Op-Amp'ın iç şeması


Op-Amp'ın temel devre bağlantısı ve eşdeğeri Şekil 5.6'da verilmektedir.



Şekil 5.6 Op-Amp'ın temel devre bağlantısı ve eşdeğeri

R_1 direnci üzerinden eksi giriş ucuna bir V_1 giriş işareti uygulanır. Çıkış gerilimi, R_f direnci üzerinden aynı giriş ucuna geri-beslenir. Bunun eşdeğerinde R_i giriş ve R_o çıkış dirençli, A_v gerilim kazancı sağlayan eşdeğer devre konulmuştur.

İdeal op-amp durumunda:



Burada V_i gerilimini hesaplarsak: Süperpozisyon teoreminin uygulaması olarak, önce V_1 kaynağını alalım, V_o kaynağını kısa devre edelim:

$$V_{i1} = \frac{R_f}{R_1+R_f} V_1$$

Şimdi $V_1 = 0$ olsun ve $V_o = -A_vV_i$ gerilimi varken:

$$V_{i2} = \frac{R_1}{R_1+R_f}(-A_vV_i)$$

Toplam V_i gerilimi,

$$V_i = V_{i1} + V_{i2} = \frac{R_f}{R_f+(1+A_v)R_1} V_1$$

$A_v \gg 1$ ve $A_vR_1 \gg R_f$ olduğundan,

$$V_i \cong \frac{R_f}{A_vR_1} V_1$$


Gerilim kazancı G_V:

$$G_v = \frac{V_o}{V_1} = -\frac{A_vV_i}{V_1} = -\frac{A_vR_fV_1}{V_1A_vR_1} \rightarrow \boxed{G_v = \frac{V_o}{V_1} = -\frac{R_f}{R_1}}$$

Örnek: V_o= -10 V ve A_v = 10000 ise giriş gerilimi;

$$V_i = -\frac{V_o}{A_v} = \frac{-10}{10000} \rightarrow V_i = 1\ mV$$

A_v =1 olursa V_i = 10 V olur. Diğer bütün gerilimlerle karşılaştırıldığında, V_i değeri çok küçüktür ve 0 V olarak düşünülebilir. V_i=O V olması, yükselteç girişinde **zahiri (sanal) bir kısa devre veya zahiri bir toprak** olduğunu göstermektedir. Böyle olmasına rağmen, yükselteç girişinden toprağa herhangi bir akım akmaz (Şekil 5.7).




Şekil 5.7 Op-Amp üzerinde zahiri toprak

5.3 Op-Amp Devreleri (Op-Amp'ların Doğrusal Uygulamaları)

Op-Amp, doğrusal çalışma bölgesinde kalacak biçimde oluşturulan devreler

5.3.1 Negatif kazançlı devre (tersleyen yükselteç):

Negatif kazançlı op-amp devresi Şekil 5.8'de gösterilmektedir.



Şekil 5.8 Tersleyen yükselteç


$$V_o = -\frac{R_f}{R_1} V_1$$

R1=100 k, Rf=500 k ve V1=-2 V için

$V_o = 10\ V$ elde edilir.

5.3.2 Pozitif kazançlı devre (terslemeyen yükselteç):

Pozitif kazançlı op-amp devresi Şekil 5.9'da gösterilmektedir.




$$V_1 = \frac{R_1}{R_1 + R_f} V_0$$

$$\frac{V_0}{V_1} = \frac{R_1 + R_f}{R_1} = 1 + \frac{R_f}{R_1}$$

Şekil 5.9 Terslemeyen yükselteç


R_1=100 k, R_f=500 k ve V_1=2 V için V_0=12 V elde edilir.

Terslemeyen yükseltecin eşdeğer devresi Şekil 5.10'da gösterilmektedir.



Şekil 5.10 Terslemeyen yükseltecin eşdeğeri

Pozitif kazançlı devre, tek besleme gerilim kaynağı kullanılarak da gerçekleştirilebilir (Şekil 5.11). Yukarıdaki devrede Op-Amp, $+V_{CC}$ ve $-V_{CC}$ şeklinde iki kaynakla beslenmektedir. Böyle bir devreye örnek aşağıdaki şekilde verilmektedir. C_1, C_2 ve C_3 kondansatörleri DC gerilimleri yalıtmak amacıyla kullanılmaktadır.




$$\frac{V_0}{V_1} = 1 + \frac{R_f}{R_1}$$

Şekil 5.11 Tek beslemeli terslemeyen yükselteç

Yukarıdaki çözümlerden görüldüğü üzere, Op-Amp'ı ideal olarak almak çözümleri çok basitleştirmektedir. Düşük frekanslarda Op-Amp'ı ideal kabul etmek büyük hata oluşturmaz. Yüksek frekanslarda ise yükseltecin kazancı azaldığından Op-Amp idealden uzaklaşacaktır.

5.3.3 Kazancı 1 olan yükselteç (Gerilim izleyici)

Şekil 5.12'de verilen yükselteç devresinin kazancı 1'e eşittir. Yani giriş gerilimi ile çıkış gerilimi birbirine eşittir. Aralarında herhangi bir faz farkı da yoktur. Bu yüzden bu devre gerilim izleyici veya tampon (yalıtım) devresi olarak da adlandırılır.




Şekil 5.12 Gerilim izleyici

Çıkış giriş ile aynı polarite ve genliktedir. Kazancın 1'e çok yakın olması dışında, devrenin davranışı emiter izleyiciye çok benzerdir.

5.3.4 Op-Amp'lı toplama devresi

Analog bilgisayar devrelerinde kullanılan Op-Amp'ların belki de en yararlısı toplama yapan yükselteç devresidir. Op-Amp'larda pozitif giriş toprağa bağlandığında negatif girişin görünürde toprağa bağlı olması özelliğinden yararlanılarak yükseltecin girişindeki akımları toplamak mümkün olur (Şekil 5.13).



Şekil 5.13 Op-amp'lı toplama devresi

$$I_o + I_1 + I_2 + \cdots + I_n = 0$$

$$I_1 = \frac{V_1}{R_1} \quad I_2 = \frac{V_2}{R_2} \quad I_n = \frac{V_n}{R_n} \quad I_o = \frac{V_o}{R_f}$$

$$\frac{V_o}{R_f} = -\left(\frac{V_1}{R_1} + \frac{V_2}{V_2} + \cdots + \frac{V_n}{R_n}\right)$$

$$V_o = -\left(\frac{R_f}{R_1}V_1 + \frac{R_f}{R_2}V_2 + \cdots + \frac{R_f}{R_n}V_n\right)$$

Bütün dirençler R'ye eşit olursa:

$$V_o = -(V_1 + V_2 + \cdots + V_n)$$

Toplama devresi, ses kontrol masası ve kontrol düzenlerinde kullanılmaktadır. Ses kontrol masalarında birçok giriş işareti bulunmaktadır. Bu giriş işaretleri, kontrol masasında ayrı ayrı işlemlerden geçerek sonunda bir araya getirilirler. İşaretlerin bir araya getirilmesi, kontrol masalarında toplama devresi yardımıyla gerçekleştirilmektedir.

Kontrol devrelerinde de birçok işaretin bir araya getirilmesi için toplama devrelerinden yararlanılır. Böyle bir yapıya örnek olarak alarm sistemleri gösterilebilir. Alarm sisteminde toplama devresinin kullanılması, merkezden birçok yerin kontrolünü sağlayacaktır.

Örnek: Aşağıdaki giriş gerilimleri ve dirençleri için toplama devresinin çıkış gerilimi ne olur?

V_1 = 1 V, V_2 = 2 V, V_3 = 3 V, R_1 = 500 kΩ, R_2 = 1 MΩ, R_3 = 1 MΩ, R_f = 1 MΩ

V_1 = -2 V, V_2 = 3 V, V_3 = 1 V, R_1 = 200 kΩ, R_2 = 500 kΩ, R_3 = 1 MΩ, R_f = 1 MΩ


Çözüm: Yukarıdaki bağıntı kullanılacak olursa;

V_o = -(2x1 V+1x2 V+1x3 V) = -7 V

V_o = -(5x(-2 V)+2x3 V+1x1 V) = 3 V

5.3.5 Op-Amp'lı çıkarma devresi

Op-amp'lı çıkarma devresi Şekil 5.14'de gösterilmektedir.



Şekil 5.14 Op-amp'lı çıkarma devresi

$$\rightarrow V_o = \frac{(R_1+R_f)R_3}{R_1(R_2+R_3)}V_2 - \frac{R_f}{R_1}V_1$$


$R_1 = R_f$ ve $R_2 = R_3$ seçilirse;

$$V_o = V_2 - V_1$$

Çıkarma devresi elektronikte, elektromekanik sistemlerde, kontrol devrelerinde kullanılmaktadır. Çıkarma devresinin gelişmiş bir biçimi olan enstrümantasyon kuvvetlendiricisi tıp elektroniğinde geniş bir kullanım alanı bulur.

5.3.6 Op-Amp'lı integral alıcı devre

Op-amp'lı integral alıcı devre ve eşdeğeri Şekil 5.15'de gösterilmektedir.



Şekil 5.15 Op-amp'lı integral alıcı devre ve eşdeğeri

Geri-besleme elemanı olarak direnç yerine kondansatör alınırsa elde edilen devre integral alma devresi olur.


$$V_o(t) = -\frac{1}{RC}\int V_1(t)dt$$

Düşük frekanslarda yüksek kazançtan dolayı çıkış işaretinin kırpılıp kırpılmadığı kontrol edilmelidir.

Belli bir işaretin integralini alma yeteneği, analog bilgisayarlara diferansiyel denklemleri çözme yeteneği kazandırır. Böylece fiziksel sistem işlemleri ile çok çeşitli elektriksel devreler arasında benzerlikler kurulmasını mümkün kılar.

Örnek:


Aşağıdaki devrede $V_1(t)$ işareti, 0 ile 1 V seviyelerine sahip kare dalga olduğuna göre Vo(t) değişimini bulunuz.



R = 1 MΩ ve C = 1 µF olsun.

$$V_o(t) = -\int V_1(t)dt$$

Örnek:




$$V_o(t) = \left(\frac{1}{R_1C}\int V_1(t)dt + \frac{1}{R_2C}\int V_2(t)dt + \frac{1}{R_3C}\int V_3(t)dt\right)$$

Bu devre analog bilgisayarlarda kullanılan toplam-integral alma devresini göstermektedir.

5.3.7 Op-Amp'lı türev alıcı devre

Op-amp'lı türev alıcı devre ve eşdeğeri Şekil 5.16'da gösterilmektedir.




Şekil 5.16 Op-amp'lı integral alıcı devre ve eşdeğeri

$$V_o(t) = -RC\frac{dV_1(t)}{dt}$$

Yüksek frekanslarda çıkış işaretinin kırpılabileceği (gerilim kazancı büyüyeceğinden) düşünülerek, devrenin girişindeki işaretin seviyesi kontrol edilmelidir.

5.3.8 Op-Amp'lı logaritma alıcı devre

Op-amp'lı logaritma alıcı devre ve eşdeğeri Şekil 5.17'de gösterilmektedir.




$$I_D = I_0\left(e^{V_D/V_T} - 1\right)$$


Şekil 5.17 Op-amp'lı logaritma alıcı devre ve eşdeğeri

$$\rightarrow V_o = -V_T \ln\left(\frac{V_1}{R I_0}\right)$$

Bir başka logaritma alıcı devre aşağıda gösterilmektedir.



Logaritmik yükselteçte çıkış gerilimi özellikle doyma akımının (I_0 veya I_S) sıcaklığa bağımlılığından fazla etkilenmemesi için geliştirilen devrelerden biri **Şekil 5.18'de** verilmiştir.



$$V_{o1} = -V_T \ln\left(\frac{V_1}{RI_0}\right)$$

$$V_{02} = V_T \ln\left(\frac{V_2}{RI_0}\right)$$

D_1 ve D_2 diyotları aynıdır.

Şekil 5.18 Kompanzasyonlu diyotlu logaritma alıcı devre


En sağdaki Op-Amp devresi bir toplama devresidir. Buna göre çıkış hesaplanacak olursa;

$$V_0 = V_T \ln\left(\frac{V_1}{V_2}\right)$$

Görüldüğü gibi V_2 = sbt. olduğunda çıkış gerilimi V_o, V_1'in logaritması ile orantılı olacaktır. I_0 doyma akımından ve dolayısıyla sıcaklıktan bağımsızdır. Böylelikle, logaritma alıcı devrenin ısıl kararlılığı sağlanmış olacaktır.

5.3.9 Op-Amp'lı üs alma devresi

Üs alma işlemi, logaritma işleminin tersidir. Diyotlu üs alıcı devre **Şekil 5.19'da** verilmektedir.



Şekil 5.19 Op-amp'lı üs alma devresi


$V_D = V_1$ olacağı açıktır.

$$I_D = I = I_0 e^{V_1/V_T}$$

$$V_o = -RI_0 e^{V_1/V_T}$$

5.3.10 Op-Amp'lı çarpma devresi

Logaritma alıcı, üs alıcı ve toplayıcı Op-Amp devreleri ile iki gerilimin çarpımını elde etmek mümkündür. **Şekil 5.20'de** böyle bir devre örneği sunulmuştur. Bu devre, sistemin çalışmasını ısıl yönden de kararlı kılmaktadır.



$$V_{o1} = -V_T \ln\left(\frac{V_1}{RI_0}\right)$$

$$V_{o2} = -V_T \ln\left(\frac{V_2}{RI_0}\right)$$

$$V_{o3} = V_T \ln\left(\frac{V}{RI_0}\right)$$


$$V_{o4} = V_T \ln\left(\frac{V_1 V_2}{V R I_0}\right)$$

$$V_o = -RI_0 e^{V_{o4}/V_T} = -\frac{V_1 V_2}{V}$$

Şekil 5.20 Çarpma devresi

5.3.11 Op-Amp'lı DC milivoltmetre devresi

Op-Amp'ların analog bilgisayar devreleri dışında da birçok uygulama alanı bulunmaktadır. Bunlardan biri de DC milivoltmetredir. **Şekil 5.21'de,** DC milivoltmetrede temel yükselteç olarak kullanılan bir 741 işlemsel yükselteç görülmektedir.



Şekil 5.21 Op-amp'lı DC milivoltmetre devresi ve eşdeğeri

$$I = \frac{V_1}{R_1} \quad \text{ve} \quad V_1 = (R_1 + R_f)I + R_S(I + I_0) \rightarrow \frac{I_0}{V_1} = \frac{(R_f + R_S)}{R_1 R_S} \cong \frac{R_f}{R_1 R_S}$$

$$\frac{I_0}{V_1} = \frac{100\ k\Omega}{100\ k\Omega x 10\ \Omega} = \frac{1\ mA}{10\ mV}$$


Böylece, 10 mV'luk bir giriş ölçü aleti üzerinden 1 mA'lik bir akım akıtacaktır. R_f direncinin 200 kΩ'a çıkarılması halinde devre ölçek faktörü;

$$\frac{I_0}{V_1} = \frac{200\ k\Omega}{100\ k\Omega x 10\ \Omega} = \frac{1\ mA}{5\ mV}$$

olacaktır. Bu da aletin tam ölçekte 5 mV okuduğunu gösterir.

5.3.12 Op-Amp'lı sabit akım kaynağı devresi

Şekil 5.22'de sabit akım sağlayan bir Op-Amp devresi görülmektedir.




Şekil 5.22 Op-amp'lı sabit akım kaynağı devresi

R_2 ve R_3 gerilim bölücüsü, terslemeyen girişi +3 V'a, bu da *R1* üzerinde +2 V'luk bir gerilim düşümü sağlar. Çıkış akımı, $I_0 = \frac{2\ V}{2\ k\Omega} = 1\ mA$ değerinde sabitlenir.

R1 direnç değerinin seçilmesiyle, çıkış akımı belirli bir değer aralığına sabitlenir.

5.3.13 Op-Amp'lı gösterge (display) sürücü devresi

Şekil 5.23'de lambalı gösterge (display) veya LED'li göstergeyi sürmek için kullanılan devreler görülmektedir.



Şekil 5.23 Gösterge sürücü devreleri: (a) Lamba sürücüsü, (b) LED sürücüsü


(a)'da terslemeyen giriş (3 girişi) tersleyen girişin (2 girişi) üzerine çıktığı zaman 6 nolu uçtaki çıkış doyuma gider (+5 V civarı) ve T transistorü iletime geçtiği anda lamba sürülür (yanar). Op-Amp'lı çıkışı T'nin bazına 43 mA'lik akım sağlar. Bu da bu miktarda akım kaldırabilen uygun bir transistör ($\beta \geq 20$) üzerinden 860 mA'lik sürme gerçekleştirir.

(b)'de ise, (-) uca kıyasla (+) uç pozitif olduğu zaman LED'i sürmek için 24 mA akım akıtabilen bir Op-Amp devresi görülmektedir.

5.4 Op-Amp'ların doğrusal olmayan (Non-linear) uygulamaları

Doğrusal olmayan uygulamalara örnek olarak doğrultma devreleri ve Schmitt Tetikleme (Schmitt Trigger) devresi verilebilir.

Şekil 5.24'de tek yollu Op-Amp'lı bir doğrultucu devre örneği verilmektedir.



Şekil 5.24 Op-Amp'lı tek yollu doğrultucu


V_1'in pozitif alternansında D_1 ON: $I_1 = +\frac{V_1}{R_1}$, $I_2 = -\frac{V_o}{R_2}$ ve $I_1 = I_2$ olduğundan,

$$V_o = -\frac{R_2}{R_1} V_1$$

olacaktır.

V_1'in negatif alternansında D_1 OFF ve D_2 ON olur. R_2'den akım akmadığından V_o = 0 olur. Böylece çıkışta tek yollu doğrultma işlemi gerçekleştirilmiş olur.

Bu tür doğrultma devreleri ile çok küçük genlikli (diyotun V_γ eşik geriliminden daha küçük) işaretlerin doğrultulması dahi gerçekleştirilebilmektedir. Bu tür devrelerde doğrusallık da daha iyidir. Bu devrenin girişine sinusoidal bir sinyal bağlandığı zaman çıkışında doğrultulmuş bir sinyal elde edilir (**Şekil 5.25**).



Şekil 5.25 Op-Amp'lı tek yollu doğrultucunun giriş ve çıkış sinyalleri


Doğrusal olmayan diğer bir uygulama devresi ise Schmitt Tetikleme devresidir. Bu devre ile ilgili detaylar Sayısal Elektronik dersinde işlenecektir. Op-Amp'ların yukarıda bahsedilen uygulama devre örneklerine ek olarak birçok uygulama ilave edilebilir. Bunlar:


- Aktif filtre devreleri
- Osilatörler

Bunlar **Elektronik 2** dersinde işlenecektir.


5.5. Op-amp'lı devreler ile ilgili çözümsüz (☺) sorular

Soru: Aşağıdaki devrede Op-Amp idealdir. V_1, V_2 ve V_3'ün değişimleri şekildeki gibi olduğuna göre, I_1, I_2 I_3 ve V_o'ın zamanla değişimlerini çiziniz. Op-Amp'ın beslemeleri + 15 V ve – 15 V'dur.





Soru: Aşağıdaki Op-Amp'lı devre veriliyor.




a. V_o gerilimini V_1 ve V_2 cinsinden hesaplayınız.

b. $R_6 = R_7$, $R_5 = 2R_4$, $R_1 = R_2 = R_3 / 2$ ise V_o ne olacaktır?

c. (b)'de verilen direnç eşitlikleri için $V_o = 0$ olması istendiğine göre, V_1 ve V_2 gerilimleri arasında nasıl bir ilişki olmalıdır?

Soru: Aşağıdaki devrede Op-Amp idealdir. R_3 potansiyometresinin maksimum değeri 100 kΩ'dur. $0.2 \leq \sigma \leq 1$ olduğuna göre;




a) V_o'ın değişim aralığını bulunuz.


b) σ, yukarıda verilen aralıkta sınırlandırılmıyor ise, giriş geriliminin hangi değerinde Op-Amp doyuma gider?

Soru:

Yandaki devrede Op-Amp'ın giriş direnci sonsuz, çıkış direnci sıfır ve gerilim kazancı A_v = 10000 ise; giriş gücünü, dirençlerde harcanan gücü ve çıkış gücünü bulunuz.



Soru: Op-Amp idealdir. $R_f = R_1$ olduğuna göre; $V_o - \sigma$ değişimini çiziniz.



BÖLÜM 6
GÜÇ (BÜYÜK SİNYAL) YÜKSELTEÇLERİ
(POWER AMPLIFIERS)

Yükselteçler (kuvvetlendiriciler) kuvvetlendirdikleri elektriksel büyüklüğün çeşidine göre gruplanır. Buna göre gerilim, akım ve güç kuvvetlendiricileri olmak üzere üç grup kuvvetlendirici bulunur. Daha önce anlatılan yükselteçlerde (küçük sinyal yükselteçlerinde), doğrusallık ve yükte kırpılmadan oluşturulacak gerilim değeri önemlidir. Gerilim kuvvetlendiricilerinde yüke güç aktarılmakla birlikte küçük değerlerde olduğundan önemli değildir.

Gerilim yükselteçleri, hoparlör ve motor gibi cihazları çalıştırmak için büyük sinyal (güç) yükselteç katlarına yeterince gerilim sağlarlar. **Güç yükselteçlerinde önemli olan büyüklük, yüke aktarılan güçtür.**

Güç yükselteci verimli çalışmalı ve tipik olarak birkaç Watt'tan yüzlerce Watt'a kadar gücü kaldırabilme kapasitesine sahip olmalıdır. Bizi en çok ilgilendiren yükselteç faktörleri devrenin güç verimi, devrenin kaldırabildiği max. güç miktarı ve çıkış cihazının empedans uydurması sayılabilir.

Devrede oluşan kayıplar nedeniyle, besleme gerilim kaynaklarından çekilen gücün tümü yüke aktarılamaz. Yüke aktarılan güç $P_{yük}$ ve besleme kaynaklarından çekilen güç $P_{giriş}$ olsun. Bu durumda verim;

$$\eta = \frac{P_{yük}}{P_{giriş}}$$

Devrede harcanan güç nedeniyle verim %100'den küçük olmaktadır. Devrede harcanan güç ısıya dönüşür. Elemanın sıcaklığının yükselmesi yüzünden harcanan güç sınırlanır. Güç kuvvetlendiricilerinde büyük güç değerlerine çıkıldığından ısının ortama yayılması için soğutucu olarak adlandırılan metal yüzeylerden yararlanılır.

Transistörlerin kılıfıyla soğutucu doğrudan bağlandığında, yüzeylerin uyuşmaması nedeniyle arada hava tabakası kalır. Havanın ısıl iletkenliği kötü olduğundan ısıl direnç meydana gelir. Isıl direnci önlemek için kılıfla soğutucu arasında silikon gres gibi ısıl iletkenliği iyi olan malzemeler kullanılır.


Bir güç kuvvetlendiricisi üç bölümden oluşur. Bu bölümler, **giriş, sürücü** ve **çıkış katıdır.** Giriş kuvvetlendiricisinden sonra kullanılan sürücü kat, çıkış katı için gerekli olan gerilim seviyesini ve akımı sağlamak amacıyla kullanılır.

6.1 Güç Yükselteçleri Çalışma Sınıfları

Güç kuvvetlendiricileri, çıkış katını oluşturan elemanların çalışma (Q) noktasının yerine göre sınıflandırılır. Bu sınıflar A, B, C ve AB harfleri ile gösterilir. C sınıfı güç kuvvetlendiricileri, yüksek frekanslı vericilerin çıkış katlarında kullanılırlar ve burada anlatılmayacaktır.

6.1.1 A sınıfı güç yükselteçleri


Şekil 6.1'de bir A sınıfı büyük sinyal yükselteç devresi gösterilmektedir.



Şekil 6.1 A sınıfı güç yükselteç devresi

Önemli Not: Bu sabit öngerilimli devrenin önceki küçük sinyal yükselteçlerinden farkı, burada sinyallerin Volt düzeyinde olması ve transistörün birkaç Watt aralığında çalışabilen bir güç transistörü olmasıdır.

Çıkış gücü, devredeki yük direncine yani R_C'ye aktarılan güçtür. V_i AC giriş sinyali, I_B akımının DC öngerilim etrafında değişmesine ve dolayısıyla I_C sükunet akımı etrafında değişmesine neden olur. **Şekil 6.2'de** I_B giriş akımı, I_C akımı ve V_{CE} sinyali gösterilmektedir.



Şekil 6.2 I_B giriş akımı, I_C çıkış akımı ve V_{CE} çıkış gerilimlerinin değişimlerinin gösterimi

Eğer giriş sinyali küçükse, çıkış sinyalleri sükunet noktası etrafında küçük değişimler gösterecektir. A sınıfı çalışmada, giriş işaretinin iki yarı periyodu da kuvvetlendirilerek yüke aktarıldığından yükün uçlarında oluşan değişim de giriş işaretine benzeyecektir. Giriş işaretinin iki alternansı da kuvvetlendirildiğinden **akım akış açısı θ=360º'**dir denilir.

BJT'nin gerilim-akım eğrileri doğrusal olmadığından çıkış işaretinde bir bozulma (distortion) meydana gelir. A sınıfı kuvvetlendiricilerde çalışma noktası, yüke aktarılan gücün maksimum olması için yük doğrusunun ortasında seçilir. A sınıfı çalışmada, BJT'de sükunet halinde bir akım aktığından giriş işareti olmasa da güç harcanacaktır. Bu durum A sınıfı güç kuvvetlendiricilerinin genel sorunudur ve verimin büyük ölçüde düşmesine neden olur.

Yüke (R_C) aktarılan güç:

$$P_0(ac) = I_C(rms).V_{CE}(rms) = I_C^2(rms).R_C = \frac{V_{CE}^2(rms)}{R_C} = \left(\frac{I_C(tepe)}{\sqrt{2}}\right)^2.R_C = \frac{V_{CE}{}^2(tepe)}{2.R_C}$$

$$\Rightarrow P_0(ac) = \frac{I_C(tepe).V_{CE}(tepe)}{\sqrt{2}.\sqrt{2}} = \frac{I_C(tepe).V_{CE}(tepe)}{2} = \frac{I_C(p-p).V_{CE}(p-p)}{8}$$

Yükseltecin verimliliği:

$$\eta = \frac{P_0(ac)}{P_i(dc)}.100$$

$$P_{transistör} = P_Q = P_i(dc) - P_0(ac)$$

Maksimum güç ve verimlilik:

Eğer Q noktası maksimum sinyal sapmasının orta noktasına uygulanırsa, maksimum güç şartı sağlanmış olur.

Max. $V_{CE}(p\text{-}p)=V_{CC}$

Max. $I_C(p-p)=\dfrac{V_{CC}}{R_C}$

$$Max.\ P_0(ac)=\frac{I_C(p-p).V_{CE}(p-p)}{8}=\frac{(V_{CC}/R_C).V_{CC}}{8}=\frac{{V_{CC}}^2}{8.R_C}$$

V_{CC}'den gelen DC güç:

$$Max.\ P_i(dc)=V_{CC}.I_C=V_{CC}.I_{CQ}=V_{CC}.\frac{V_{CC}}{2.R_C}=\frac{{V_{CC}}^2}{2.R_C}$$


Dolayısıyla;

$$Max.\ \eta=\frac{Max.\ P_0(ac)}{Max.\ P_i(dc)}.100=\frac{\dfrac{V_{CC}^2}{8.R_C}}{\dfrac{V_{CC}^2}{2.R_C}}.100$$

$\Rightarrow$ $\boxed{Max.\ \eta=\%25}$ A sınıfı güç yükseltecinden alınabilecek maksimum güç.

6.1.2 Transformatör kuplajlı A sınıfı güç yükselteçleri

Verimin çok düşük olması ve yükte ayrıca doğru akım gücünün de harcanıyor olması yukarıda anlatılan A sınıfı güç yükseltecinin negatif yönleridir. Daha makul bir A sınıfı yükselteç, transformatör kuplajlı yükselteçtir. Şekil 6.3'de görüldüğü gibi yük, yükseltecin çıkışına bir trafo üzerinden bağlanır. Böylece, yükte doğru akım gücünün harcanması engellenmiş olur.



Şekil 6.3 Transformatör kuplajlı A sınıfı güç yükselteci

İdeal transformatör kullanmak suretiyle R_L'de harcanan gücün V_{CC}'ye bağımlılığı ortadan kaldırılmış olur. Transformatörün primerinden görülen direnç, sekonder uçlarına bağlanan dirençle ilgilidir.

$$\frac{R_L'}{R_L} = \frac{V_1 / I_1}{V_2 / I_2} = \frac{V_1}{I_1} \cdot \frac{I_2}{V_2} = \frac{V_1}{V_2} \cdot \frac{I_2}{I_1} = \frac{N_1}{N_2} \cdot \frac{N_1}{N_2}$$

$$\Rightarrow \frac{R_L'}{R_L} = \left(\frac{N_1}{N_2}\right)^2 \Rightarrow \boxed{R_L' = R_L \cdot \left(\frac{N_1}{N_2}\right)^2}$$

Primerden görülen direnç, sekondere bağlanan R_L yük direnci ve çevirme oranı (N_1/N_2)'nın karesi ile doğru orantılıdır. R_L yükü A sınıfı kuvvetlendiricinin optimum yükü değilse, (N_1/N_2) çevirme oranı uygun seçilerek optimum direnci sağlanabilir. Trafo ideal kabul edildiğinde sargıların direnci sıfır olacak ve primerden DC akım aktığında DC bileşenler açısından sekonderde gerilim düşümü olmayacaktır.

Bu durumda;

$V_{CEQ}=V_{CC}$ =12 V


Yük direnci üzerinden herhangi bir gerilim düşümü olmadığından DC yük doğrusu, $V_{CEQ}=V_{CC}$ gerilim noktasından düşey olarak düz bir çizgiyle çizilir.

AC yük doğrusu:

Q çalışma noktası grafiksel olarak transistörün baz akımıyla DC yük doğrusunun kesişme noktası olarak elde edilir. AC sinyal çalışmasını elde edebilmek için transistörün primer ucundan görünen AC yük direncini hesaplamak ve daha sonra transistör karakteristikleri üzerinde AC yük doğrusunu göstermek gerekir.

$R_L' = R_L \cdot \left(\frac{N_1}{N_2} \right)^2$ formülünden R_L' elde edildikten sonra AC yük doğrusunun Q çalışma noktasından geçmesini ve $\frac{1}{R_L'}$ oranına eşit bir eğime sahip olmasını sağlayacak şekilde çizilmesi gerekir (Şekil 7.4).

AC yük doğrusunun çıkış sinyali, V_{CC} kaynak gerilimini aşabilir. Yani, trafonun primerinde ortaya çıkan gerilim büyük olabilir. Dikkat edilmesi gereken husus, AC yük doğrusu çizildikten sonra elde edilen maksimum gerilim değerinin transistörün maksimum anma değerini (V_{CEmax}) aşmamasıdır.



Şekil 6.4 Transformatör kuplajlı güç yükseltecinin çıkış eğrisi üzerinde AC yük doğrusu

Maksimum teorik verimlilik:

A sınıfı bir yükselteç için max. teorik verimlilik sabit kutuplamalı devrede %25, transformatör kuplajlı devrede ise %50'dir.

Sabit kutuplamalı devrede çalışma bölgesinin analizinden verimlilik;

$$P_0(ac) = 25.\left(\frac{(V_{CE\max} - V_{CE\min})^2}{V_{CC}.(V_{CE\max} + V_{CE\min})}\right)\%$$

Pratikte verim %25'den azdır (örneğin %7).


Transformatör kuplajlı devrede verimlilik:

$$P_0(ac) = 50.\left(\frac{(V_{CE\max} - V_{CE\min})}{(V_{CE\max} + V_{CE\min})}\right)^2 \%$$

Burada V_{CEmax} ne kadar büyük ve V_{CEmin} ne kadar küçük olursa verimlilik de %50'lik teorik sınıra o kadar yaklaşır. Örnek devrede verimlilik %34.3 olarak elde edilmişti.

6.1.3 B sınıfı güç yükselteçleri

B sınıfı kuvvetlendiricinin çalışma karakteristiği Şekil 6.5'de gösterilmektedir.




Şekil 6.5 B sınıfı çalışma karakteristikleri

B sınıfı çalışmada, **transistörün sükunet akımı sıfırdır** ve **akımın akış açısı (θ) 180°'dir**. Sükunet akımının sıfır olması, verimin A sınıfından daha yüksek olmasına neden olur. Buna göre işaret yokken kuvvetlendiricide harcanan güç sıfırdır. Bunun yanısıra değişken işaretin sadece bir alternansı kuvvetlendirilmektedir. Tam bir periyodun çıkışa ulaşmasını sağlamak için iki transistör kullanmak ve her birinin ters yarım periyotlarda iletmesini sağlamak gerekir. Böylece iki transistörün birlikte çalışması tam periyotlu bir çıkış sinyali sağlar.

Bu işleme rağmen yük uçlarında elde edilen gerilimin sıfırdan geçiş kısımlarında bozulma meydana gelir. Belirtilen bozulma transistörün özeğrilerinde V_γ civarındaki dirsekten kaynaklanmaktadır. Bu bölgede akımın önceleri artış hızı düşükken sonra hızlanmaktadır. Çıkış işaretinde sıfır geçiş civarında meydana gelen bozulmaya **geçiş distorsiyonu** denir.

Tam periyodun çıkışa ulaşmasını sağlamak için kullanılan devrenin bir kısmı yarım periyot süresince sinyali yukarı iterken, diğer yarım ise diğer yarım periyot süresince sinyali aşağıya çektiği için B-sınıfında çalışan devrelere **push-pull (it-çek)** devreleri denir.

Push-pull yükseltecin şematiği Şekil 6.6'da verilmektedir.



Şekil 6.6 Push-pull yükseltecin şematiği: a) iki gerilim kaynaklı, b) tek gerilim kaynaklı

Giriş DC gücü:

Bir güç yükselteç devresinin hoparlörüne aktarılan güç, güç kaynağından çekilir ve giriş ya da DC güç olarak değerlendirilir.

$$P_i(dc) = V_{CC}.I_{dc}$$

I_{dc}, güç kaynağından çekilen dc akım ya da ortalama akımdır.

Ortalama akım: $I_{dc} = \frac{2}{\pi}.I_{tepe}$

Çıkış AC gücü:

$$P_0(ac) = \frac{V_L^2(p-p)}{8R_L} = \frac{V_L^2(tepe)}{2R_L} = \frac{V_L^2(rms)}{R_L}$$

Verimlilik: $\eta = \frac{P_0(ac)}{P_i(dc)}.100$

Çıkış transistörleri üzerinde harcanan güç (İki güç transistörünün harcadığı güç):

$$P_{2Q} = P_i(dc) - P_0(ac)$$

Bir transistörün harcadığı güç: $P_Q = \frac{P_{2Q}}{2}$

Maksimum güç şartları:

V_L(tepe)=V_{CC} olduğunda B-sınıfı çalışma için yüke aktarılan güç:

,

$$Max.\ P_0(ac) = \frac{V_{CC}^2}{2R_L}$$

$$I(tepe) = \frac{V_{CC}}{R_L}$$

$$I_{dc} = \frac{2}{\pi}.I_{tepe} = \frac{2}{\pi}.\frac{V_{CC}}{R_L}$$

$$Max.\ P_i(dc) = V_{CC}.I_{dc} = V_{CC}.\frac{2}{\pi}.\frac{V_{CC}}{R_L} = \frac{2}{\pi}.\frac{V_{CC}^{\ 2}}{R_L}$$

$$Max.\ \eta = \frac{P_0(ac)}{P_i(dc)}.100 = \frac{\frac{V_{CC}^2}{2.R_L}}{\frac{2}{\pi}\frac{V_{CC}^2}{R_L}} \Rightarrow \boxed{Max.\ \eta = \frac{\pi}{4}x100 = \%78.54}$$

ÖRNEK:

B-sınıfı bir yükselteç V_{CC}=30 V'luk bir kaynak kullanarak 16 Ω'luk bir yükü beslemektedir.

a) Bu yüke 20 V tepe değerli sinyal sağladığına göre giriş gücünü, çıkış gücünü ve verimliliği hesaplayınız.

b) Bu B-sınıfı yükseltecin max. güç değerlerini ve max. verimliliğini hesaplayınız.

ÇÖZÜM: a)

$$I(tepe) = \frac{V_{tepe}}{R_L} = \frac{20}{16} = 1.25\ A$$

Gerilim kaynağından çekilen DC değeri:

$$I_{dc} = \frac{2}{\pi} x I_{tepe} = \frac{2}{\pi} x 1.25 = 0.796\ A$$

Gerilim kaynağından alınan giriş gücü: $P_i(dc) = V_{CC}.I_{dc} = 30x0.796 = 23.9\,W$

Yüke aktarılan çıkış gücü: $P_0(ac) = \frac{V_L^2(peak)}{2R_L} = \frac{20^2}{2.16} = 12.5\,W$

Verimlilik:

$$\eta = \frac{P_0(ac)}{P_i(dc)}.100 = \frac{12.5}{23.9} x100 \Rightarrow \eta = \%52.3$$

b)


$$Max.\ P_0(ac) = \frac{V_{CC}^2}{2R_L} = \frac{30^2}{2.16} = 28.125\,W$$

$$Max.\ P_i(dc) = \frac{2}{\pi}.\frac{V_{CC}{}^2}{R_L} = \frac{2}{\pi}.\frac{30^2}{16} = 35.81\,W$$

$$Max.\ \eta = \frac{P_0(ac)}{P_i(dc)}.100 = \frac{28.125}{35.81}\,x100 = \%78.54$$

7.1.4 Transformatör kuplajlı B-sınıfı push-pull devreleri

Şekil 6.7'deki devrede, iki transistörün girişlerine uygulanacak ters kutuplu sinyaller elde etmek için bir giriş transformatörü ve push-pull modda yükü sürmek için bir çıkış transformatörü kullanılır.




Şekil 6.7 Transformatör kuplajlı B-sınıfı Push-pull Devresi

Giriş sinyalinin ilk yarım periyodunda Q1 transistörü iletime girerken, Q2 transistörü kesime gider. Çıkış trafosundaki i_1 akımı, sinyalin ilk yarı periyodunun yüke aktarılmasını sağlar. Giriş sinyalinin ikinci yarım periyodunda Q1 transistörü kesimde kalırken, Q2 iletimdedir. Böylece yük sinyali, giriş sinyalinin tüm periyodu boyunca değişir.

6.1.5 Tümler-Simetrik B-sınıfı güç yükselteçleri

Şekil 6.8'de tümler-simetrik bir B-sınıfı güç yükselteç devresi gösterilmektedir. Girişler polarite-tersleyici trafosunu ve aynı zamanda çıkış trafosunu da ortada kaldırarak tamamen trafosuz bir devre sağlar. Aynı tip iki transistör kullanmak yerine tümler tip yani npn ve pnp transistörler kullanılır.



(a) (b)


Şekil 6.8 a) Tümler-simetrik bir B-sınıfı güç yükselteç devresi, b) Yükten elde edilen çıkışta görülen geçiş bozulması

Giriş sinyali, baz girişlerinin ikisine de uygulanır. Bununla beraber transistörler zıt tipte olduklarından girişin zıt yarı periyotlarında iletime geçerler.

Girişin tam periyodu boyunca, çıkışta yük direncinde tam bir çıkış sinyali periyodu oluşacaktır. Bu devre düzenlemesinin iki güç kaynağı gerektirmek gibi bir dezavantajı olduğu açıktır. Tümler devrenin önemli bir diğer dezavantajı da çıkış sinyalindeki **geçiş bozulmasıdır**. **Geçiş bozulması, sinyalin pozitifken negatife (ya da tersi) geçişi esnasında çıkış sinyalinde oluşan doğrusal olmama durumuna verilen addır**. Bu da, devrenin kesim/iletim anahtarlamasını tam sıfır gerilim durumunda yapamamasından kaynaklanır.

6.1.6 Yarı-tümler B-sınıfı güç yükselteçleri

Şekil 6.9'da verilen yarı-tümler devre, güç çıkış transistörlerinden (Q3 ve Q4) önce tümler transistörler (Q1 ve Q2) kullanılarak gerçekleştirilmiştir. Böylece her iki çıkış transistörü de npn tipi olabilmektedir. Bu, pratikte tercih edilen ir düzenlemedir çünkü mevcut en iyi transistörler npn olanlardır.




Şekil 6.9 Trafosuz yarı-tümler push-pull B-sınıfı yükselteç

Q1 ve Q3 transistörleri, emiterden düşük empedans seviyeli çıkış sağlayan bir darlington çifti oluşturmaktadır. Q2 ve Q4 ise bir geri-besleme çifti oluşturur ve benzer şekilde yükün düşük empedans ile sürülmesini sağlar. R_2 direnci, geçiş bozulmasını en aza indirecek şekilde belirlenebilir. Push-pull katına giriş olarak uygulanan sinyal, R_L yüküne tam periyotlu bir çıkış oluşturur ve devrenin herbir yarısı etkili güç çalışması için B-sınıfı bir çalışma sağlar. Bu devre, halen en popüler devre bağlantısıdır.

6.1.7 AB sınıfı güç yükselteçleri:


AB sınıfı çalışma, A sınıfı ile B sınıfı çalışma arasındadır. Kollektör akımı sinyal periyodunun 180°'den fazla, 360°'den az olduğu bölgede akar. AB sınıfının max. çalışma verimi, A sınıfı ile B sınıfı arasında yani %50 ile %78.5 arasındadır. AB sınıfı çalışma karakteristiği **Şekil 6.10'da** gösterilmektedir.



Şekil 6.10 AB-sınıfı çalışma karakteristiği

Şekil 7.11'den de görüldüğü gibi, akım akış açısı θ 180°'den büyük, 360°'den küçüktür. Ses frekanslı B-tipi güç kuvvetlendiricilerinde geçiş distorsiyonu oluştuğundan, bu bozulmayı ortadan kaldırmak için sükunet durumunda az da olsa akım akıtılmasına göz yumulur. Böyle olunca, çalışma noktası A ile B sınıfı arasında bir yerde olur ve bu tip kuvvetlendiricilere AB sınıfı güç kuvvetlendiricileri denir.

AB sınıfı push-pull çıkış katı olarak B sınıfı çıkış katına benzemekle birlikte AB sınıfında çıkış katından sükunet halinde küçük bir akım akmaktadır. Bu akımın değeri, çıkış akımının maksimum değerinin %10'undan büyük değildir. Sükunette çıkış katından küçük de olsa bir akım akması, verimin B sınıfı çıkış katından daha küçük olmasına neden olur. Çalışma akımının büyük olmaması, veriminin A sınıfından daha büyük olmasına neden olur. En basit haliyle AB sınıfı çıkış katı, sürücü katıyla birlikte Şekil 6.11'deki gibi olur.



Şekil 6.11 Sürücü katla birikte AB-sınıfı çıkış katı

T2 ve T3 transistörleri eşleniktir. Çıkış katını oluşturan transistörler T1 tarafından kutuplanmaktadır. D1 ve D2 diyotlarında oluşan gerilim düşümü, T2 ve T3 transistörlerinin baz-emiter gerilimlerini sağlamak amacıyla kullanılır. Bu tip kutuplama, daha çok düşük güçlü çıkış katlarında kullanılır. B_1 ve B_2 noktaları arasında oluşan gerilim, $2V_D$'ye eşittir.

T2 ve T3 transistörleri eşleniktir. Çıkış katını oluşturan transistörler T1 tarafından kutuplanmaktadır. D1 ve D2 diyotlarında oluşan gerilim düşümü, T2 ve T3 transistörlerinin baz-emiter gerilimlerini sağlamak amacıyla kullanılır. Bu tip kutuplama, daha çok düşük güçlü çıkış katlarında kullanılır. B_1 ve B_2 noktaları arasında oluşan gerilim, $2V_D$'ye eşittir.

Sükunette,

$$V_E = \frac{V_{CC}}{2}$$

$$V_{B1} = V_D + \frac{V_{CC}}{2}$$


$$V_{B2} = \frac{V_{CC}}{2} - V_D$$

T2'nin baz akımı R_C direncinden aktığından $I_{C1}=0$ olsa dahi B_1 noktasının gerilimi, besleme gerilimine erişemez. Belirtilen nedenle, çıkışta elde edilen gerilimin pozitif alternans genliğinde sınırlanma olacaktır.

6.1.8 Sürüklemeli (Bootstrap) AB sınıfı çıkış katı

Yukarıda Şekil 6.11'de verilen diyotlu öngerilim oluşturan düzen, yüksek güçlü çıkış katlarında kullanılamaz. Çünkü, B_1 ile B_2 noktaları arasındaki gerilimin diyot gerilimine bağlı olması ve değiştirilememesidir. Çıkış gücünün artması durumunda çıkış katını oluşturan transistörlerin ısınması ve diyot geriliminin istenilen değere getirilemeyişi nedeniyle çıkış transistörlerinin akımı büyüyerek kuvvetlendirici çıkış katının bozulmasına neden olabilir.

Bu nedenle, yüksek güçlü çıkış katlarında da kullanılabilen diyot geriliminden bağımsız bir AB güç yükselteç devresi Şekil 6.12'de verilmiştir. Bu devrede, R_P değiştirilerek yani R_P potunun orta ucu kaydırılarak V_{B1}-V_{B2} gerilimi istenilen değere getirilebilmektedir. Böylece, çıkış akımının artması durumunda çıkış transistörlerinin yanması gibi bir durum ortadan kaldırılmış olacaktır. Ayrıca transistörlerin ısıl kompanzasyonu da sağlanmaktadır. Bunun sağlanması için de T2 transistörü, çıkış katını oluşturan transistörlerin bağlandığı soğutucuya bağlanarak sıcaklığının T3 ve T4 ile aynı olması sağlanır.



$$V_{B1} - V_{B2} = R_P . I_P = (R_{P1} + R_{P2}) . I_P$$


$$R_{P2} . I_P = V_{BE} \Rightarrow I_P = \frac{V_{BE}}{R_{P2}}$$

$$V_{B1} - V_{B2} = \frac{(R_{P1} + R_{P2})}{R_{P2}} . V_{BE}$$

Şekil 6.12 Sürüklemeli (Bootstrap) AB sınıfı güç kuvvetlendirici çıkış katı

6.1.9 C sınıfı güç yükselteçleri

C sınıfı bir güç yükseltecinin çalışması Şekil 6.13'de gösterilmektedir. Bu tür yükselteçler, kesim bölgesinde kutuplanmaktadırlar. Giriş sinyali ters kutuplamayı yenecek kadar büyük olmalı ve transistörü ileri yönde kutuplayacak kadar bir gerilim sağlamalıdır. Bu yükselteçler en verimli ve fakat en fazla distorsiyon üreten yükselteçlerdir. Giriş sinyalinin yarısından azını yükselterek, çok zor çalışırlar. Daha sonra, uzunca bir süre transistörler dinlenirler (çalışmazlar), böylece aşırı ısınmadan korunmuş olurlar. Bunların kullanımı, temel olarak bir rezonans devresinin çıkışa bağlandığı yerlerdeki devrelerdir. C sınıfı yükselteçler RF yükselteçlerin ve vericilerin çıkışında kullanılmaktadır.



Şekil 6.13. C sınıfı güç yükseltecinin çalışması

Özet olarak, **Tablo 6.1'de** dört adet güç yükselteç sınıf ve karakteristikleri verilmiştir.

SINIF	VERİMLİLİK (%)	İLETİM DERECESİ	DİSTORSİYON
A	% 25'den daha az	360°	En düşük
AB	% 25 - % 60	180° - 360°	Düşük
B	%60 veya daha fazla	180°	Yüksek
C	%60 veya daha fazla	120°	En yüksek

Tablo 6.1 Güç yükselteç sınıfları ve karakteristikleri

7. YÜKSELTEÇLERİN FREKANS CEVABI

BJT ve FET'lerin frekans cevabına konusuna grimeden önce bu devrelerin frekans analizlerinde sıkça karşımıza çıkacak olan desibel kavramı üzerinde öncelikle duralım.

7.1 DESİBEL:

elefon kullanılmaya başlandığında ilgili kurumlar bir iletim birimi bulmak/kullanmak sorunu ile karşılaşmışlardı. Doğal olarak o zaman iletim ya da haberleşme denince akla çoğunlukla telefon gelmekte idi.

Bu konudaki ilk öneri, Alexander Graham Bell tarafından telefonun bulunmasından iki yıl sonra 1887 'de W. H. Pierce tarafından ortaya atılmıştı. O zaman Amerika ve Avrupa'da kullanılmaya başlanan telefon standartları arasında bir uyum yoktu. Amerikalı ve Avrupalı telefon şirketlerinin kendi kıtaları için daha uygun olacağını düşündükleri ve ısrar ettikleri birkaç birim üzerinde uzlaşmalar oldu. Eylül 1927'de İtalya'da tam olarak bir uzlaşma sağlanamasa da iki adet birim üzerinde karar verildi. Birinci birimde "e" doğal logaritmanın tabanını ve üst kuvvetleri oranını temel alan birim ile 10 sayısının güçleri oranını temel alan birim kaldı. Birinci birimde doğal logaritma kullanıldığı için bulucusu John NAIPER onuruna "neper" denmesi önerildi. İkinci birimde ondalık logaritma kullanılıyordu ve bu birime de telefonu bulmuş olan Alexander Graham BELL onuruna "Bell" denilmesi önerildi. İşte **desibel** sözcüğü buradan doğmuş oldu.

Bir sinyal bir noktadan başka bir noktaya iletilirken birçok işlemden geçebilir. Bu sinyal kimi zaman kat kat amplifikasyona tabi tutulur, kimi zaman da zayıflamaya uğrar. Bu iletişim hattı üzerinde bulunan katların (amplifikatörler, filtreler, kablolar vs.) bir kazançları ve kayıpları vardır. Bu kazanç ve kayıplar desibel (dB) ile ifade edilir. Desibel iki güç arasındaki oranın logaritmik ifadesidir. Daha belirgin bir ifadeyle çıkış gücünün giriş gücüne oranının 10 tabanına göre logaritmasının 10 ile çarpımıdır.

Güç Kazancı :

$$\text{Gain (dB)} = 10.\log \frac{\text{Çıkış gücü}}{\text{Giriş gücü}}$$

Örnek: Bir amplifikatörün girişine 50 W uyguladığımızda çıkışından 250 W güç alırsak kazancımız:

Kazanç (dB) =10.log(250/50) =10.log5 = 10.0,698 =7 dB

Örnek: Şayet bir filtrenin girişine 50 W uyguladığımızda çıkışından 45 W güç alıyorsak kaybımız:

Kazanç (dB) =10.log(45/50) = 10.log(0,9) = 10.(0,045) = -0.45 dB

Sonuç olarak çıkışın girişe olan oranında çıkan desibel değeri pozitif ise kazanç vardır. Sonuç negatif olduğunda ise kayıp vardır denilir. Kazanç birimi olarak desibel, amplifikatörlerde ve filtrelerde kullanıldığı gibi elektronik gürültü ölçümlerinde, ses şiddetinde, iki ayrı sinyalin izolasyon ölçümlerinde vs. kullanılır. Anlaşılacağı gibi bu değer mutlak bir ölçüm değeri değil logaritmik oransal bir ölçüdür.

Örnek: Bir amplifikatörün girişine uygulanan güç, çıkıştan 4 kat kuvvetlendirilmiş olarak elde edilirse kazancımız ne olur?

Kazanç (dB) =10xlog (Pçıkış/Pgiriş) =10.log(4) =10.0,6 = 6 dB

Örnek: Peşpeşe 3 ayrı amplifikatör ile bir amplifikasyon yapılıyorsa toplam kazanç ne olur?



a katı b katı c katı

Toplam kazancı bulmak için her katın çıkışları dB cinsinden toplanır. Bu arada her bir katın belli bir kazancı olduğunu farz edersek,

Örneğin: a = 2 dB, b= 8 dB ve c= 4 dB

Toplam kazanç= a+b+c = 2+8+4 = 14 dB olur


Örnek: Bir filtrenin girişine 40 W güç uygulandığında filtrenin araya girme kaybı (insertion loss) 1 dB ise filtre çıkışından kaç watt elde edilir ?

$$\text{Gain}(dB) = 10 * \log(P_{çıkış}/P_{giriş})$$
$$-1 = 10 * \log(P_{çıkış}/40)$$
$$-0.1 = \log(P_{çıkış}/40)$$
$$P_{çıkış}/40 = 0.794$$
$$P_{çıkış} = 40 \times 0.794$$
$$P_{çıkış} = 31.76\ W.$$



Örnek: Bir amplifikatör çıkışı bir spektrum analizör ile ölçülmek isteniyor. Analizörün girişinde maksimum 100 mW müsaade ediliyor. Amp. çıkış gücü=10 W. Bu amplifikatörü ölçmek için araya minimum kaç desibel bir zayıflatma koymamız gerekiyor?

$$\text{Gain}(dB) = 10 \times \log(P_{çıkış}/P_{giriş})$$
$$dB = 10 \times \log(0.1/10)$$
$$dB = 10 \times \log 0.01$$
$$dB = 10 \times -2$$
$$dB = -20$$



Gerilim Kazancı:

Buraya kadar güç kazancı ve güç kaybını inceledik. Ayrıca AC devrelerde (ses, frekans vs.) gerilim kazancı ve kaybı söz konusudur. Bir devrenin çıkış geriliminin giriş gerilime oranının 10 tabanınına göre logaritmasının 20 ile çarpımı gerilim kazancı ve kaybını belirler.

Çıkış direncinin giriş direncine eşit olması durumunda:

$$\text{Gain(dB)} = 20.\log \frac{\text{Çıkış gerilimi}}{\text{Giriş gerilimi}}$$

veya diğer bir deyişle;

$$G_v = 10\log\frac{P_ç}{P_g} = 10\log\frac{V_ç^{\,2}/R_i}{V_g^{\,2}/R_i} = 10\log\left(\frac{V_ç}{V_g}\right)^2 = 20\log\left(\frac{V_ç}{V_g}\right)$$

Örnek: Bir cihazın giriş gücü 1000 V'da 10 kW'dır. Çıkış gücü ise, çıkış empedansı 20 Ω iken 500 W'tır. Buna göre;

a) dB cinsinden güç kazancını bulunuz.

b) dB cinsinden gerilim kazancını bulunuz

(a) ve (b) şıkkındaki sonuçların neden uyuşup uyuşmadığını bulunuz.

Çözüm:

a) G_{dB}=10.log(Pç/Pg)=10log(500/10000) = -13.01 dB (kayıp var)

b) $$G_v = 20\log\left(\frac{V_ç}{V_g}\right) = 20\log\left(\frac{\sqrt{P_ç R_ç}}{V_g}\right) = 20\log\left(\frac{\sqrt{500.20}}{1000}\right) = 20\log\left(\frac{1}{10}\right) = -20\ dB$$

c) $Ri=V_g^2/P_g = 10^6/10^4 = 100\ \Omega$

Görüldüğü gibi giriş direnci 100 Ω olup 20 Ω'luk çıkış direncinden farklıdır. Bu nedenle a ve b şıkkındaki sonuçlar uyuşmamaktadır.

ÇALIŞMA SORUSU: 40 W çıkışlı bir yükselteç 10 Ω'luk bir hoparlöre bağlanmıştır.


Güç kazancı 25 dB ise tam güç sağlamak için gereken giriş gücünü bulunuz.

Yükseltecin gerilim kazancı 40 dB ise nominal çıkış için giriş gerilimini hesaplayınız.

7.2 Yükselteçlerin Frekans Cevabı

Analog elektronik dersinde yükselteçlerin orta frekans bandı civarındaki çalışmaları incelenmişti. Bu frekans bandında kuplaj ve köprüleme kondansatörleri AC çalışmada kısa devre edilmişti. Öte yandan, düşük frekanslarda bu kapasitörlerin reaktansında meydana gelen değişme nedeniyle kısa devre yaklaşımı kullanılamaz. Yüksek frekanslarda ise aktif elemanın (transistör) ve devrenin kaçak kapasitif etkileri (**parazitik kapasitans**) sistemin yüksek frekans tepkisini sınırlayacaktır. Ardışık (kaskat) bağlı bir sistemin kat sayısındaki artış hem alçak hem de yüksek frekans tepkisini sınırlayacaktır.

RC kuplajlı, doğrudan-kuplajlı ve transformatör-kuplajlı bir yükseltecin genlik kazanç eğrileri, diğer bir deyişle **Bode eğrileri**, **Şekil 7.1'de** verilmektedir. Yatay eksen, alçak frekans bölgelerinden yüksek frekans bölgelerine uzanan bir grafik çizebilmek için logaritmik ölçekte verilmektedir.



Şekil 7.1 Yükseltecin frekans kazanç eğrileri (Bode eğrileri); a) RC kuplajlı, b) transformatör kuplajlı, c) Doğrudan kuplajlı

RC kuplajlı bir yükselteçte düşük frekanslardaki düşüşün nedeni, C_C, C_S veya C_E'nin artan reaktansıdır. RC kuplajlı devrenin yüksek frekans sınırı ise transistörün parazitik kapasitif etkileri ile belirlenir.

Transformatör kuplajlı devrede ise düşük frekanslarda oluşan frekans tepkisi, endüktif reaktansın ($X_L=2\pi fL$) kısa devre etkisinden kaynaklanmaktadır. Yüksek ferakans tepkisi ise, primer ve sekonder sargıları arasındaki kaçak kapasitans tarafından oluşturulmaktadır.

Doğrudan kuplajlı yükselteçte, herhangi bir kondansatör elemanı olmadığı için düşük frekanslarda düşüşe neden olabilecek bir etki de söz konusu olmayacaktır. Yüksek frekanslarda ise transistörün parazitik kapasitans etkileri bir düşüşe neden olmaktadır.

Şekil 7.1'deki devrede nispeten yüksek olan kazancın frekans sınırlarını sabitleştirmek için kazanç kesim seviyesi olarak 0,707.A_{orta} seçilmiştir. Bunlara karşılık gelen f_1 ve f_2 frekansları ise **kesim (cut-off) frekansları** olarak adlandırılır. 0,707 çarpanının seçilme nedeni, bu seviyede çıkış gücünün orta band güç çıkışının yarısı kadar olmasıdır. Şöyle ki,

$$P_{0orta} = \frac{\left|V_0^2\right|}{R_0} = \frac{\left|A_{Vorta}V_i\right|^2}{R_0}$$

Yarım-güç frekansında (Half-Power Frequency / HPF):


$$P_{0HPF} = \frac{\left|0.707A_{Vorta}V_i\right|^2}{R_0} = 0.5\frac{\left|A_{Vorta}V_i\right|^2}{R_0} = 0.5P_{0orta}$$

Sistemlerin band genişliği f_1 ve f_2 frekansları ile belirlenir. Buna göre;

Band genişliği (BW) = f_2-f_1


Haberleşme alanındaki uygulamalarda kazancın frekansa göre desibel cinsinden grafiği daha kullanışlıdır. Normalize edilmiş kazanç eğrisi, denklem 1'de gösterildiği gibi formülüze edilmiş ve **Şekil 7.2**'deki gibi gösterilmiştir.

$$\left|\frac{A_V}{A_{Vorta}}\right|_{dB} = 20\log_{10}\left|\frac{A_V}{A_{Vorta}}\right| \quad \text{.....} \quad \textbf{denklem (1)}$$



Şekil 7.2 Normalize edilmiş kazanç (Bode) eğrisi

Orta band frekanslarında ve kesim frekanslarında dB'dir. Bu durum **Şekil 7.3**'deki dB eğrisinde gösterilmiştir.




Şekil 7.3 Normalize edilmiş frekans-kazanç (Bode) eğrisinin dB cinsinden grafiği

7.2.1 RC tepkisi:

Evvela uygulanan frekansın temel bir RC devresi üzerindeki etkisini inceleyelim.


olduğundan çok yüksek frekanslarda kondansatörün reaktansı 0 (sıfır) olurken, çok düşük frekanslarda ise, örneğin f=0 Hz'de, ∞ (sonsuz) olacaktır (**Şekil 7.4**).



(a) **(b)** **(c)**

Şekil 7.4 (a) Temel RC devresi, (b) Çok yüksek frekanslarda yaklaşık eşdeğer, (c) Çok düşük frekanslarda yaklaşık eşdeğer

Kazanç, $A_v=V_0/V_i$ oranı **Şekil 7.5**'deki gibi olacaktır.



Şekil 7.5 RC devresinin kazanç eğrisi

Çıkış ve giriş gerilimleri arasında şu şekilde bir ilişki vardır:

$$V_0 = \frac{RV_i}{R + X_C} = \frac{RVi}{\sqrt{R^2 + X_C^2}}$$

Xc=R olduğu zaman:

$$V_0 = \frac{1}{\sqrt{2}} V_i \Rightarrow A_V = \frac{V_0}{V_i} = \frac{1}{\sqrt{2}} = 0.707$$

Diğer bir deyişle, Xc=R'yi sağlayan frekansta çıkış, **Şekil 7.5'de** gösterildiği gibi girişin %70.7'si olacaktır.

$$X_C = R = \frac{1}{2\pi f_1 C} \Rightarrow f_1 = \frac{1}{2\pi RC}$$

f_1 frekansı BJT transistöründe alçak kesim frekansını göstermektedir.

Eğer kazanç denklemi aşağıdaki gibi yazılırsa:

$$A_V = \frac{V_0}{V_i} = \frac{R}{R - jX} = \frac{1}{1 - j(X/R)} = \frac{1}{1 - j(1/2\pi fCR)}$$

$$\Rightarrow \boxed{A_V = \frac{1}{1 - j(f_1/f)}}$$

Genlik ve faz terimleriyle;

$$A_V = \frac{V_0}{V_i} = \frac{1}{\sqrt{1 + (f_1/f)^2}} \angle \tan^{-1}(f_1/f)$$

A_v'nin genliği

V_0 ile V_i arasındaki faz açısı

f=f_1 olduğu zaman;

$$A_V = \frac{1}{\sqrt{1+1}} = \frac{1}{\sqrt{2}} = 0.707 \Rightarrow -3\ dB$$


dB cinsinden kazanç:

$$A_V\ |_{dB} = 20\log_{10}\frac{1}{\sqrt{1+(f_1/f)^2}} = -20\log_{10}\left[1+\left(\frac{f_1}{f}\right)^2\right]^{1/2} = -10\log_{10}\left[1+\left(\frac{f_1}{f}\right)^2\right]$$

f<<f_1 veya >>1 olan frekanslar için yukarıdaki denklem şu şekilde yazılabilir:

$$A_V\ |_{dB} = -20\log_{10}\frac{f_1}{f}$$

Şekil 7.6 dB cinsinden kazanç-frekans (Bode) eğrisi (-20logf_1/f eşitliğinden elde edilmiştir)



$$f = f_1 \text{'de} : \frac{f_1}{f} = 1 \text{ ve } -20 \log_{10} 1 = 0 \text{ dB}$$

$$f = \tfrac{1}{2} f_1 \text{'de} : \frac{f_1}{f} = 2 \text{ ve } -20 \log_{10} 2 \cong -6 \text{ dB}$$

$$f = \tfrac{1}{4} f_1 \text{'de} : \frac{f_1}{f} = 4 \text{ ve } -20 \log_{10} 4 \cong -12 \text{ dB}$$


$$f = \tfrac{1}{10} f_1 \text{'de} : \frac{f_1}{f} = 10 \text{ ve } -20 \log_{10} 10 = -20 \text{ dB}$$

Logaritmik ölçekte çizildiği zaman eğrinin düz bir çizgi şeklinde çıktığı görülmektedir. Bu düz çizgili parçalar asimptotlar olarak adlandırılır. Bununla birlikte $f=f_1$ olduğu zaman kazançta 3 dB'lik bir düşüş olduğu daha önce söylenmişti. Böylece, grafikte gösterildiği gibi kesikli çizgi ile gösterilen gerçek frekans eğrisi elde edilir.

Bu tip eğriler, Bode eğrisi olarak adlandırılır ve Bode eğrisi bir yükseltecin frekans cevabını gösterir. Grafikten, frekansta 1 **oktavlık** (2 kat daha az) değişmenin kazançta 6 dB'lik bir değişmeye neden olduğu görülmektedir. Frekansta 10 katlık **(dekad)** bir azalma ise kazançta 20 dB'lik bir düşüşe neden olmaktadır.

7.2.2 Düşük frekanslarda yükselteç (BJT) cevabı

Şimdi de C_S, C_C ve C_E kondansatörlü bir BJT'nin alçak frekans tepkisini inceleyelim. **Şekil 7.7'de** böyle bir yükselteç devresi görülmektedir.



Şekil 7.7 Kuplaj ve köprüleme kondansatörlü yükselteç devresi

C_S'nin etkisi:

Yukarıdaki devrede giriş direnci: $Z_i = R_1 // R_2 // h_{ie}$

Cs tarafından belirlenen düşük kesim frekansı:


$$f_{Ls} = \frac{1}{2\pi(R_s + Z_i)C_s}$$

V_i gerilimi ile Vs gerilimi arasında şu ilişki vardır:

$$V_i = \frac{Z_i V_s}{R_s + Z_i - jX_{CS}}$$

C_C'nin etkisi:

C_C için ac eşdeğer devre;




Bu durumda kesim frekansı:

$$f_{LC} = \frac{1}{2\pi(R_C + R_L)C_C}$$

Şekil 7.8 C_C için ac eşdeğer devresi

C_E'nin etkisi:

C_E kondansatörünün harici eşdeğer devresi;



$$R_e = R_E \,//\left[\frac{R'_s}{\beta} + r_e\right] = X_{CE}$$

$$R'_S = R_S \,//\, R_1 \,//\, R_2$$


Şekil 7.9 C_E için ac eşdeğer devre

Yukarıdaki Re formülü emetör köprüleme kondansatörü ile belirlenen kesim frekansını tanımlar.

$$f_{LE} = \frac{1}{2\pi R_e C_E}$$

C_S, C_C ve C_E kondansatörlerinin belirledikleri kesim frekanslarının alçak frekanslar için olduğu unutulmamalıdır. Orta frekans bandında bu kondansatörlerin ac eşdeğer devre bulunurken kısa devre edildiği unutulmamalıdır.

ÖRNEK:



Yandaki devrede;
V_{CC}=20 V, β=100, R_1=40 kΩ, R_2=10 kΩ, R_C=4 kΩ, R_E=2 kΩ, R_L=2.2 kΩ, R_S=1 kΩ, C_S=10 μF, C_C=1 μF ve C_E=20 μF olduğuna göre alçak kesim frekansını belirleyiniz ve Bode eğrisini çiziniz. Frekans eğrisine karşı gerçek kazanç hesabını yapınız.

ÇÖZÜM:

Thevenin eşdeğerinden düğüm noktasındaki gerilim:

$$V_B = \frac{R_2 V_{CC}}{R_1 + R_2} = \frac{200}{50} = 4\ V$$

$$r_e = \frac{26\ mV}{1.65\ mA} = 15.76\ \Omega$$

Buradan;

$$I_E = \frac{V_E}{R_E} = \frac{4 - 0.7}{2} = 1.65\ mA$$

$$h_{ie} = \beta . r_e = 100 * 15.76 = 1.576\ k\Omega$$

Orta band kazancı şu şekilde verilebilir:

$$A_{Vorta} = \frac{V_0}{V_S} = \frac{V_0}{V_i}\frac{V_i}{V_S}$$

Kazanç,

$$A_V = \frac{V_0}{V_i} = \frac{-(R_C \,//\, R_L)\beta}{h_{ie}} = -90$$

$Z_i = R_1 // R_2 // h_{ie} = 1.32\ k\Omega$

$$\frac{V_i}{V_S} = \frac{R_i}{R_i + R_S} = \frac{1.32}{1.32 + 1} = 0.569$$

Böylece;

$$A_{Vorta} = \frac{V_0}{V_S} = \frac{V_0}{V_i}\frac{V_i}{V_S} = (-90)(0.569) = -51.21$$

C_S'nin belirlediği kesim frekansı:

$$f_{Ls} = \frac{1}{2\pi(R_s + Z_i)C_s} = \frac{1}{2\pi(1k + 1.32k)(10*10^{-6})} = 6.86\ Hz$$

C_C'nin belirlediği kesim frekansı:

$$f_{LC} = \frac{1}{2\pi(R_C + R_L)C_C} = \frac{1}{2\pi(4k + 2.2k)(1*10^{-6})} = 25.68\ Hz$$

C_E'nin belirlediği kesim frekansı:

$R_S^{'} = R_S \,//\, R_1 \,//\, R_2$ =1 k // 40 k // 10 k = 1 kΩ


$$R_e = R_E \,//\left[\frac{R^{'}_s}{\beta} + r_e\right] = 2k \,//\left(\frac{1k}{100} + 15.76\right) = 25.76\ \Omega$$

$$f_{LE} = \frac{1}{2\pi R_e C_E} = \frac{1}{2\pi(25.76)(20*10^{-6})} = 309.1\ Hz$$

f_{LE}'nin diğerlerinden oldukça büyük olması, bunun tüm sistemin alçak frekans tepkisinin belirlenmesinde daha ağırlıklı olduğunu göstermektedir. Diğer bir deyişle C_C ve C_S, yalnızca 100 Hz'in altındaki frekanslarda etkili olacaktır.

Şimdi dB cinsinden kazanç-frekans eğrisini (Bode eğrisi) çizelim.

Orta band kazancı -51.21 bulunmuştu. Orta band bölgesinde $|A_v/A_{vorta}|_{dB} = 1$ olacaktır. **Şekil 7.10'da** gösterildiği gibi $20\log_{10}(51.21/51.21) = 0$ dB olacaktır. Kesim frekansında, |Av/Avorta|=0.707*51.21=36.21 olacaktır.



Şekil 7.10 Örnek devre için elde edilen kazanç-frekans (Bode) eğrisi

Şekil 7.10'da gösterilen Bode eğrisi, herbir kesim frekansında -6 dB/oktav'lık ya da -20 dB/dekad'lık bir asimptot çizerek elde edilir. C_E ile tanımlanan kesim frekansının genellikle devre band genişliğini tanımlamak için kullanılan -3 dB noktasını belirleyeceği açıktır. Band genişliği içinde kalan frekanslar için mevcut maksimum gücün en azından yarısı yüke ulaşacaktır.


V_S=0.707*V_{max} olduğundan;

$$P_L = \frac{V_L^2}{R_L} = \frac{(0.707 * V_{\max})^2}{R_L} = 0.5 P_{\max}$$

Gerçek frekans tepkisini çizmek için kullanılan asimptot eğimi -12 dB'e düşmektedir.

7.2.3. FET'in alçak frekans cevabı

FET'lerde de BJT'lere benzer bir durum söz konusudur.



Şekil 7.11 JFET'li yükselteç devresi

C_G tarafından belirlenen kesim frekansı:

$$f_{LG} = \frac{1}{2\pi(R_{sig} + R_i)C_G}$$

Burada $R_i=R_G$

C_C tarafından belirlenen kesim frekansı:

$$f_{LC} = \frac{1}{2\pi(R_o + R_L)C_C}$$

Burada,

$$R_o = R_D \,||\, r_{ds}$$

C_S tarafından belirlenen kesim frekansı:

$$f_{LS} = \frac{1}{2\pi R_{eq} C_S}$$

$$R_{eq} = R_s \,//\, \frac{1}{g_m}\Big|_{r_d \cong \infty}$$


FET yükselteçlerde de BJT'ler için elde edilen Bode eğrileri geçerlidir.

7.2.4 Yükselteçlerin yüksek frekans cevabı:

7.2.4.1 Miller kapasitansı

p-n ekleminin bir kapasitesinin olduğu bilinmektedir. Bir ortak emetörlü (common emitter-CE) BJT'li yükselteçte, bu kapasite yüksek frekanslarda baz-kollektör ekleminde etkin olmaktadır. Ortak kaynaklı (Common source-CS) FET'lerde ise, yine yüksek frekanslarda Geçit-Savak (gate-drain) ekleminde etkin olmaktadır. İşte bu kapasitif etkiye **Miller kapasitansı** denilmektedir. Bu etki, giriş ve çıkış devrelerini etkilemektedir. Böylece, bu etkiler **Miller giriş ve çıkış kapasitansı** olarak adlandırılmaktadır.

Miller giriş kapasitansının (C_{Mi}) etkisi, Şekil 7.12'de gösterilmiştir.




Şekil 7.12 Miller giriş kapasitansı

$C_{Mi} = (1+|A_V|)C_f$

Miller giriş kapasitansının miktarı, giriş ile çıkış arasındaki iç elektrot (inter-electrode) kapasitansına ve kazanca (A_V) bağlıdır.

Miller çıkış kapasitansı ise Şekil 7.13'de gösterilmektedir.




Şekil 7.13 Miller çıkış kapasitansının gösterimi

$$C_{MO} = \left(1 - \frac{1}{A_V}\right) C_f$$: Miller çıkış kapasitansı

Şayet kazanç $A_V >> 1$ ise $C_{MO} \cong C_f$ alınabilir.


7.2.4.2 BJT'li yükselteçlerin yüksek frekans cevabı

Yüksek frekans durumunda BJT'lerde -3 dB noktasını belirleyen iki faktör vardır: **(a)** parazitik kapasitans ve bağlantı kablolarından dolayı oluşan devre kapasitansı, **(b)** $h_{fe}(\beta)$'nın frekansa bağımlılığı. Şekil 7.14'de BJT'nin parazitik kapasitansları (C_{be}, C_{bc}, C_{ce}) ile bağlantı kablolarının kapasitansları (C_{W1} ve C_{W2}) gösterilmektedir.



Şekil 7.14 Ortak emetörlü yükseltecin yüksek frekans cevabı

Şekil 1.14'deki devrenin yüksek frekans modeli Şekil 7.15'de verilmektedir.



Şekil 7.15 BJT'li yükseltecin yüksek frekans modeli

Bu modelde C_S, C_E ve C_C kondansatörleri bulunmamaktadır. Çünkü yüksek frekansta bunların kısa devre olduğu varsayılmıştır.

Giriş devresi için -3 dB kesim frekansı:

$$f_{Hi} = \frac{1}{2\pi R_{Th1} C_i}$$

Burada,

$R_{Th1} = R_S // R_{B1} // R_{B2} // R_i$

$C_i = C_{W1} + C_{be} + C_{Mi} = C_{W1} + C_{be} + (1+|Av|)\, C_{bc}$

Son denklemdeki, C_{W1} : Giriş kablolama kapasitansı

C_{Mi} : Miller giriş kapasitansı

Şekil 1.15'de gösterildiği gibi, yüksek frekanslarda C_i artacağından (X_{Ci} azalacaktır); R_{B1}, R_{B2}, R_i ve C_i paralel birleşiminin toplam empedansı da azalacaktır. Sonuçta, C_i uçlarındaki gerilim ve I_b akımı azalır. Net sonuç, sistemin toplam kazancının düşmesidir.

Çıkış devresi için kesim frekansı;

$$f_{Ho} = \frac{1}{2\pi R_{Th2} C_0}$$

Burada,

$R_{Th2} = R_c // R_L$

$C_0 = C_{W2} + C_{ce} + C_{M0} = C_{W2} + C_{ce} + C_{bc}$

Çok yüksek frekanslarda C_0 kapasitansı artacağından (X_{C0} azalacaktır), çıkış devresindeki empedans da azalacaktır. Sonuç olarak, V_0 da sıfıra doğru azalacaktır.

h_{fe} ya da β'nın frekansa bağımlılığı:


Yükseltecin yüksek kesim frekansının belirlenebilmesi için, h_{fe} (β)'nin frekansa bağımlılığını da irdelemek gerekir. β'nın frekansla değişimi yaklaşık olarak aşağıdaki ifade ile verilebilir:

$$f_\beta = f_{h_{fe}} = \frac{g_{be}}{2\pi(C_{be}+C_{bc})} = \frac{g_m}{\beta_{orta}\,2\pi(C_{be}+C_{bc})}$$

Burada, $g_{be} = \frac{1}{r_{be}}$: Baz ve emetör arasındaki iletkenlik


$g_m = \frac{1}{h_{ib}}$ olarak da alınabilir.

Yüksek frekans bölgesinde frekansa bağlı h_{fe} ve h_{fb} değişimleri Şekil 7.16'da gösterilmektedir.



Şekil 7.16 Yüksek frekans bölgesinde frekansa bağlı h_{fe} ve h_{fb} değişimleri

ÖRNEK:



Yukarıdaki devrede $g_{be}=10^{-3}$ S olduğuna göre,

a) f_{Hi}, f_{HO}, f_β değerlerini hesaplayınız.

b) Alçak ve yüksek frekans için Bode eğrisini çiziniz.

c) Sistemin kazanç band genişliğini bulunuz.

ÇÖZÜM:

a) $R_{Th1} = R_S // R_{B1} // R_{B2} // h_{ie} = 1k\Omega // 40k\Omega // 10k\Omega // 1.576k\Omega$

$C_i = C_{W1} + C_{be} + (1+|A_V|)C_{bc}$ = 4 pF + 48 pF + (1+90)x(1.5 pF)= 188.5 pF

Burada kullanılan Av değeri Miller kapasitansındaki kazanç değeri ile ilgili olduğundan daha önceki örneğimizde bulduğumuz kazanç değerini kullandık.

$$f_{Hi} = \frac{1}{2\pi R_{Th1} C_i} = \frac{1}{(6.28)\ (0.568 \times 10^3)\ (188.5 \times 10^{-12})}$$

$$= \frac{1000 \times 10^6}{672.4} \cong 1.49\ \textbf{MHz}$$

$R_{Th2} = R_c // R_L = 4\ k // 2.2\ k = 1.419\ k$

$C_0 = C_{W2} + C_{ce} + C_{M0} = C_{W2} + C_{ce} + C_{bc} = 8\ pF + 6\ pF + 1.5\ pF = 15.5\ pF$


$$f_{H0} = \frac{1}{2\pi R_{TH2} C_0} = \frac{1}{6.28(1.419*10^3)(15.5*10^{-12})}$$

$$= \frac{10^9}{138.12} \cong 7.24\ MHz$$

$$f_\beta = f_{h_{fe}} = \frac{g_{be}}{2\pi(C_{be} + C_{bc})} = \frac{10^{-3}}{2\pi(49.5*10^{-12})}$$

$\Rightarrow f_\beta$**=3.217 MHz**

b) Aşağıdaki şekilde Bode eğrisi verilmektedir. Alçak, orta ve yüksek frekans bölgelerinde herbir kesim frekansının -6 dB/oktav'lık bir asimptotu tanımlanmakta ve eğim, kesim frekansından her geçişde -6 dB/oktav artmaktadır.




c) Band genişliği (BW) = $f_{Hi} - f_{LE} \cong f_{hi}$ = 1.49 MHz.

Daha önce f_{LE} = 309.1 Hz bulunmuştu.

7.2.4.3 FET'li yükselteçlerin yüksek frekans cevabı

BJT'li yükselteçlerin yüksek frekans cevabı için geliştirilen model FET'li yükselteçlere de uygulanabilir (Şekil 7.17).



Şekil 7.17 FET'li yükseltecin yüksek frekans cevabı

C_{W1} : Giriş kablolama kapasitansı

C_{W2} : Çıkış kablolama kapasitansı

C_{gd} : Savak (akaç) ile geçit arasındaki kapasitans C_{gs} : Geçit ile kaynak arasındaki kapasitans

C_{ds} : Savak (akaç) ile kaynak arasındaki kapasitans

Giriş devresi için:

$$f_{Hi} = \frac{1}{2\pi R_{Th1} C_i}$$

$$R_{Thi} = R_{sig} \,//\, R_G$$

$$C_i = C_{W1} + C_{gs} + C_{Mi}$$

$$C_{Mi} = (1 + |A_V|) C_{gd}$$

Çıkış devresi için:

$$f_{Ho} = \frac{1}{2\pi R_{Th2} C_0}$$


$$R_{Tho} = R_D \,//\, R_L \,//\, r_{ds}$$

$$C_o = C_{W2} + C_{ds} + C_{Mo}$$

$$C_{Mo} = \left(1 - \frac{1}{A_V}\right) C_{gd}$$

7.2.5 Çok katlı (Multistage) frekans etkileri

Çok katlı yükselteçlerde, her kat kendi frekans cevabına sahip olacaktır. Fakat, bir katın çıkışı bir sonraki katın kapasitansları tarafından etkilenecektir. Bu durum, özellikle yüksek frekanslarda söz konusudur. Örneğin, çıkış kapasitansının (C_0) bir sonraki katın giriş Miller kapasitansını (C_{Mi}), bağlantı kapasitansını (C_{W1}) ve parazitik kapasitansı (C_{bc}) içermesi gerekir. Ayrıca, ikinci kat nedeniyle ilave alçak frekans kesim seviyeleri olacaktır; bu da bu bölgedeki sistemin toplam kazancını daha da azaltacaktır. Bu durum, 3 katlı bir yükselteç sistemi için Şekil 7.18'de gösterilmiştir.



Şekil 7.18 Çok katlı bir sistemin frekans cevabı